SU507917A1 - Устройство формировани импульсных последовательностей - Google Patents

Description

Изобретение относитс  к области импульсной техники и может быть использовано в вычислительных и радиоизмеритель ных комплексах. 9 Известно устройство формировани  имг пульсных последовательностей, содержащее каскады, каждый из которыхсодер- жит транзистор, в эмиттёрную цепь которого включен диод с накопителем зар да , и линию задержки, выход которой сое- динен с базой транзистора. Недостатком такого устройства  вл ет с  больша  громоздкость дл  случаев формировани  последовательностей с большим числом импульсов в пачке, так как число импульсов в последовательности определ ет число каскадов формировани . Цель изобретени  - увеличить число импульсов формируемой последовательное- ти и обеспечить возможность регулировани  длительности и скважности импульсов в последовательности. Это достигаетс  тем, что в каждый . каскад дополнительно введен транзистор- ный усилитель, причем коллектор транзксзистора в эммитерную цепь которого включен диод с накоплением зар да, соединен со входом транзисторного усилител  непосредственно , а со входом линии задержки - через резистор, причем вход линии задержки объединен с выходном транзисторного усилител  предыдущего каскада, На фиг. 1 приведена принципиальна  схема предлагаемого устройства; на фиг. 2 и 3 - диаграмма напр женней в различных точках схемы. Схема устройства формировани  импульсных последовательностей содержит 2- каскада , причем вход первого элемента задержки 1, собранного на транзисторе тЙ- па и,,: диоде с накоплением зар да, непосредственно св зан с источником запускающих импульсов, а через резистор. 2 - со входом первого транзисторного усилител  3 на транзисторах типа л-р-ги и р-к-р и с коллектором транзистора 4 типа «,-р-и эмиттер которого подсоединен к катоду диода 5 с накоплением зар да, анод которого подключен к общей шине. Lbi.x(/A первого транзистора усилител  3 соединен со входом второго элемента за/дсфжки 6, эмиттер транзистора 4 через резистор 7 подключен к источнику Е пр мого смешени  диода 5 с накоплением зар да, а его база через резистор. 8 св зана с выходо.л первого элемента задержКи 1. Второй каскад выполнен аналогично. На диаграммах прин ты следующие обозначени : импульсы на входе усидител  3 первого каскада; Utyxi то же дл  второго каскада; же дл  третьего каскада (на схеме не показан ); Uiyj,-импульсы на выходе усилител  последнего (третьего каскада). Предлагаемое устройство работает следующим образом. В исходном состо нии транзистор 4 закрыт , а через диод 5 протекает пр мой ток, накаплива  зар д в его базе. Поступающий на вход первого каскада устройства сигнал положительной пол рности через резистор 2 поступает на вход усилител  3. Усилива сь (коэффициент усилени , приведенный ко входу каскада, равен единице), сигнал поступает на вход следующего каскада. Одновременно сигнал, задержива сь элементом задержки 1, поступает через резистор 8 на базу транзистора 4 и открывает его. В этот момент сигнал на входе усилител  3 уменьшаетс  практически до нул . При этом через диод 5 начинает протекать обратный ток, происходит рассасывание зар да в его базе. По окончании длительности фазы высокой обрат ной проводимости диода 5 с накоплением зар да, его обратное сопротивление резко восстанавливаетс , напр жение на коллекто ре транзистора 4, а следовательно, и на выходе усилител . 3 резко возрастает, прак . тически до первоначального значени . Таки образом, на выходе первого каскада формируютс  два импульса с временем сдвига между ними, равным длительности фазы вы сокой обратной проводимости диода 5, причем длительность первого из них равна t времени задержки элемента 1. При поступлении этих импульсов на второй каскад соверщенно анелогичво из каждого из них формируютс  на выходе по два импульса с временем сдвига между ними, определенным длительностью фазы высокой обратной проводимости диода с накоплением зар да, включенного в эмиттерную цепь ур зистора во втором каскаде, причем длитель ность каждого первого из них определ етс  временем задержки. сигнала элементом зад жки во втором каскаде. Таким образЬм, на выходе каждого кас када происходит удвоение частоты следова -, ИЯ импульсов, и, например, на выходе трехаскадного устройства формируетс  при дейтвии на его входе одного импульса послеовательность из 8, импульсов (см. а фиг. 2). Регулированием времени задержки t лементов задержки и длительности фазы ысокой обратной проводимости 1д осущестл етс ,регулировка длительности и с«важ- ости импульсов в последовательности, В частности, если net,g,. -врем  задержки сигнала элеменом задержкйг в К-том- каскаде; i -длительность фазы высокой обратной роводимости диода с накоплением зар да эмиттерной цепи транзистора |г - того аскада; LU. -длительность входного сигнала; - число каскадов, то при действии каждого импульса на входе устройства на его выходе формируетс  последовательность импульсов со скважностью 2 (см, временную диаграмму, соответствующую , на фиг. 3), Во врем  фазы рассасывани  зар да в базе диода 5 с накоплением зар да, на коллекторе транзистора 4 напр жение равн етс  сумме напр жени  насыщени  коллекторэмиттер и напр жени  на 5. Чтобы это напр жение не усиливалось усилителем 3, последний настроен на срабатывание по определенному уровню входного сигнала введением дополнительного смещени  на эмиттер-базовом переходе первого транзистора ,о ормула изобретени  Устройство формировани  импульсных последовательностей, каждый каскад которого содержит транзистор, в эмйттер ую цепь которого включен диод с накоплением зар да, и линию задержки, выход которой соединен с базой транзистора, отличающеес  тем, что, с целью увеличени  числа импульсов формируемой последовательности и возможности регулиров- ки скважности, в каждый каскад дополнительно введен транзисторный усилитель, причем коллектор транзистора, в эмиттерную цепь которого включен диод с накоплением зар да, соединен со входом транзисторного усилител  непосредственно, а со входом линии задержки - через рези- стор, причем вход линии задержки соеди-. нен с выходом транзисторного усилител  предыдущего каскада.

L-:

N

:|i

ч

-)

м

#

м II