SU495710A1 - Analog memory cell - Google Patents
Analog memory cellInfo
- Publication number
- SU495710A1 SU495710A1 SU1884148A SU1884148A SU495710A1 SU 495710 A1 SU495710 A1 SU 495710A1 SU 1884148 A SU1884148 A SU 1884148A SU 1884148 A SU1884148 A SU 1884148A SU 495710 A1 SU495710 A1 SU 495710A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- key
- memory cell
- output
- amplifier
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
1one
Ячейка пам ти может быть использована в аналоговых и аналого-цифровых вычислительных машинах в схемах квантовани сигналов по времени, в лини х задержки и т. п.The memory cell can be used in analog and analog-digital computers in quantization schemes of signals by time, in delay lines, etc.
Известна аналогова чейка пам ти, содержаща ключ, выход которого соединен с запоминающим элементом и входом усилител повторител , а управл юш,ий вход - с источником управл ющих сигналов. В режилге записи информации ключ замкнут, входной сигнал зар жает элемент пам ти. В режиме хранени ключ разомкнут.The analogue memory cell is known, which contains a key, the output of which is connected to the storage element and the input of the repeater amplifier, and the control input, to the source of control signals. In the information recording mode, the key is closed, the input signal charges the memory element. In storage mode, the key is open.
Недостатком рассмотренной аналоговой чейки пам ти вл етс малое врем хранени информации, обусловленное дрейфом нул усилител -повторител , конечным значением его входного сопротивлени , конечной величиной сопротивлени изол ции конденсатора пам ти и утечки через разомкнутый ключ. При этом утечка через разомкнутый ключ существенно зависит от разности потенциалов между его электродами, т. е. от величины запомненного сигнала.The disadvantage of the considered analog memory cell is the short storage time due to the zero drift of the repeater amplifier, the final value of its input impedance, the final value of the insulation resistance of the memory capacitor and the leakage through the open key. At the same time, leakage through an open key essentially depends on the potential difference between its electrodes, that is, on the value of the stored signal.
В цел х увеличени времени хранени информации предлагаема чейка содержит дополнительный ключ, выход которого соединен с входом основного ключа, первый вход - с выходом усилител -повторител , второй вход - с входом чейки пам ти, а управл ющий вход - с источником управл ющих сигналов .In order to increase the information storage time, the proposed cell contains an additional key, the output of which is connected to the input of the main key, the first input - with the output of the amplifier-repeater, the second input - with the input of the memory cell, and the control input - with a source of control signals.
На чертеже показана схема предлагаемой аналоговой чейки пам ти.The drawing shows a diagram of the proposed analog memory cell.
Выход дополнительного ключа 1 чейки пам ти соединен с входом ключа 2, выход которого подключен к конденсатору 3 пам ти и входу усилител -повторител 4. Выход последнего соединен с входом ключа 1, второй вход которого вл етс входом чейки пам ти . Управл ющие входы ключей подключены к источнику 5 управл ющих сигналов.The output of the additional key 1 of the memory cell is connected to the input of the key 2, the output of which is connected to the capacitor 3 of the memory and the input of the amplifier-repeater 4. The output of the latter is connected to the input of the key 1, the second input of which is the input of the memory cell. The control inputs of the keys are connected to the source 5 control signals.
Аналогова чейка пам ти работает следующим образом.Analog memory cell works as follows.
При по влении управл ющего импульса на выходе источника 5 ключ 2 замыкаетс , а ключ 1 переключаетс в такое положение, при котором вход чейки пам ти соедин етс через ключ 2 с конденсатором 3 и входом усилител -повторител 4. Входной сигнал чейки запоминаетс на конденсаторе и воспроизводитс на выходе усилител -повторител (на выходе чейки). Этот режим работы чейки вл етс режимом запоминани .When a control pulse appears at the output of the source 5, the key 2 closes and the key 1 switches to the position where the input of the memory cell is connected via the key 2 to the capacitor 3 and the input of the amplifier-amplifier 4. The input signal of the cell is stored on the capacitor and reproduced at the output of the amplifier repeater (at the output of the cell). This mode of operation of a cell is a memory mode.
Нри исчезновении управл ющего импульса на выходе источника 5 чейка пам ти переходит в режим хранени , при этом ключ 2 раз .мыкаетс , а ключ 1 перекидываетс в положение , при котором выход усилител -повторител соединен с входом ключа 2. На конденсаторе 3 хранитс запомненный входной снгпал. Пои этом врем храпени суп сстпенно увсл):сиваетс за счет умеиыиенпк ошибки храпеНИ5 , обуслозлеиной зтечками через ключ 2, так как между его электродамп а этом режиме разноеть потенциалов равиа ошибке усилител -новторител , т. е. близка к нулю.When the control pulse at the output of source 5 disappears, the memory cell goes into storage mode, the key is closed 2 times and the key 1 is thrown to the position where the output of the amplifier-amplifier is connected to the input of key 2. The stored input is stored on capacitor 3 sngpal Therefore, the soup snoring time is as follows: the snoring error is 5, due to the snoring error 5, which occurs through the key 2, since between its electrodamps in this mode there is a difference between the potentials of the error amplifier and the repeater, i.e., it is close to zero.
Фор м у л а изобретен и Formula is invented and
Аналогова чейка иам ти, еодержаида ключ, выход которого соединен с заполптиаюнлим элементом н входом усилител -ловторител , а у: ::;а;вл ющий вход-с источником управ;1; ющ1 х сигналов, отличающа с тем, что, с н,елыо увеличени времени хранени )Oj)Mau;iH, она содержит дополнительный кли;ч, выхо;; которого еоединен с входом основного ключа, нервый вход - е выходом усилител -новторител , второй вход - с входом чейки нам ти, а управл ющий вход - с источником унр авл ющих сигналов.The analogue cell is iami, the euser has a key, the output of which is connected to the input element on the amplifier-interrupter, and y: ::; a; which is the input-with the control source; 1; 1 signal, characterized in that, from n, it is necessary to increase the storage time) Oj) Mau; iH, it contains an additional cli; h, exit ;; which is connected to the input of the main key, the nerve input to the output of the amplifier-repeater, the second input to the input of the cell, and the control input to the source of the unrunning signal.
ТПTP
1 -о41 -o4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1884148A SU495710A1 (en) | 1973-02-14 | 1973-02-14 | Analog memory cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1884148A SU495710A1 (en) | 1973-02-14 | 1973-02-14 | Analog memory cell |
Publications (1)
Publication Number | Publication Date |
---|---|
SU495710A1 true SU495710A1 (en) | 1975-12-15 |
Family
ID=20542812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1884148A SU495710A1 (en) | 1973-02-14 | 1973-02-14 | Analog memory cell |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU495710A1 (en) |
-
1973
- 1973-02-14 SU SU1884148A patent/SU495710A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3676711A (en) | Delay line using integrated mos circuitry | |
US3390354A (en) | Analog voltage to time duration converter | |
ES335873A1 (en) | Improvements in ceramic memory mechanisms. (Machine-translation by Google Translate, not legally binding) | |
KR880000880A (en) | Comparator | |
SU495710A1 (en) | Analog memory cell | |
US3138723A (en) | Dynamic storage circuit utilizing two tunnel diodes and reflective delay line | |
SU407389A1 (en) | ||
SU1550611A1 (en) | Threshold device | |
SU590830A1 (en) | Analogue storage | |
SU425117A1 (en) | AMPLITUDE-DIFFERENTIAL ZERO ORGAN | |
GB1031829A (en) | Error detection and correction circuits | |
SU670938A1 (en) | Digital functional converter | |
SU790018A1 (en) | Analogue memory | |
SU589622A2 (en) | Analogue storage | |
SU437027A1 (en) | Extreme Extrusion Device | |
SU454493A1 (en) | Pulse amplitude detection device | |
SU841057A1 (en) | Analogue storage device | |
SU1241134A1 (en) | Device for converting amplitude of single pulse | |
GB1208086A (en) | Improvements in or relating to signal translating devices | |
SU712951A1 (en) | Current-to-frequency converter | |
SU458859A1 (en) | Magnetic recording apparatus | |
SU479043A1 (en) | Electrical potential measuring transducer | |
SU562867A1 (en) | Analog storage device | |
SU394848A1 (en) | DEVICE FOR EXTRACTING USEFUL INFORMATION FROM A READED SIGNAL | |
SU470864A1 (en) | Analog storage device |