SU486321A1 - Digital extrapolator - Google Patents

Digital extrapolator

Info

Publication number
SU486321A1
SU486321A1 SU2017637A SU2017637A SU486321A1 SU 486321 A1 SU486321 A1 SU 486321A1 SU 2017637 A SU2017637 A SU 2017637A SU 2017637 A SU2017637 A SU 2017637A SU 486321 A1 SU486321 A1 SU 486321A1
Authority
SU
USSR - Soviet Union
Prior art keywords
code
input
inputs
register
frequency
Prior art date
Application number
SU2017637A
Other languages
Russian (ru)
Inventor
Николай Александрович Сарычев
Original Assignee
Рязанский Радиотехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рязанский Радиотехнический Институт filed Critical Рязанский Радиотехнический Институт
Priority to SU2017637A priority Critical patent/SU486321A1/en
Application granted granted Critical
Publication of SU486321A1 publication Critical patent/SU486321A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

1one

Изобретение относитс  к области вычислительной техники и может быть использовано дл  воспроизведени  значений кода, заданного в дискретные моменты времени, в промежутках между этими моментами.The invention relates to the field of computing and can be used to reproduce code values given at discrete points in time, in the intervals between these moments.

Известны цифровые экстрапол торы, содержащие первый регистр пам ти, входы которого соединены с шинами входного кода, а выходы подключены к соответствующим входам первого преобразовател  кода в частоту , второй регистр пам ти, реверсивный счетчик и элементы «И.Digital extrapolators are known that contain the first memory register, the inputs of which are connected to the input code buses, and the outputs are connected to the corresponding inputs of the first code-to-frequency converter, the second memory register, the reversible counter, and the elements I.

Предложенное устройство отличаетс  тем, что содержит второй преобразователь кода в частоту, входы которого соединены с соответствующими выходами второго регистра пам ти , а выход подключен к входу вычитани  реверсивного счетчика, подсоединенного установочными входами н входом сложени  соответственно к щинам входного кода и к выходу нервого нреобразовател  кода в частоту . Выходы первого регистра пам ти подк.тючены через элементы «И к соответствующим установочным входам второго регистра пам ти . Это позвол ет упростить устройство.The proposed device is characterized in that it contains a second code-to-frequency converter, the inputs of which are connected to the corresponding outputs of the second memory register, and the output is connected to the subtraction input of a reversible counter connected to the input inputs on the addition input respectively to the input code terminals and to the output of the nerve transducer code in frequency. The outputs of the first memory register are connected via “And to the corresponding installation inputs of the second memory register. This simplifies the device.

На чертеже приведена схема цифрового экстрапол тора.The drawing shows a diagram of a digital extrapolator.

Он состоит из регистров 1 и 2 пам ти, преобразователей 3 и 4 кода в частоту, реверсивного счетчика 5 н элементов «И 6.It consists of registers 1 and 2 of memory, converters 3 and 4 codes into a frequency, a reversible counter 5 n of elements “I 6.

В устройстве щнны входного кода . соединены с установочными входами регистраThe device code input. connected to the register setup inputs

1 пам ти и реверсивного счетчика 5, выходы регистра 1 через элемент «И 6 - с установочнымн входами регистра 2. На управл ющие входы элементов «И 6 перед поступлением нового значени  подаютс  тактовые импульсы ТИ, осуществл ющие перезапись предыдущего значенп  кода в регистр 2. Выходы регистров 1 н 2 подключены к входам преобразователей 3 и 4, выход нреобразовател  3 - к суммирующему входу1 of the memory and the reversible counter 5, the outputs of register 1 through the element "AND 6" with the setting inputs of register 2. The control inputs of the elements "AND 6 before entering the new value are sent to the clock pulses TI, overwriting the previous code in the register 2. The outputs of the registers 1 n 2 are connected to the inputs of the converters 3 and 4, the output of the converter 3 - to the summing input

реверснвного счетчнка 5, выход преобразовател  4 - к вычитающему входу реверсивного счетчнка.reversing counter 5, the output of the converter 4 - to the subtractive input of the reversible counter.

Устройство работает следующим образом. Перед поступлением нового значени  входного кода предыдущее значение его но тактовому импульсу переписываетс  в регистр 2 пам ти, после чего новое значение кода занисываетс  в регистр 1 и реверсивный счетчик 5. В течение каждого периода Г кодыThe device works as follows. Before the new value of the input code arrives, the previous value of it but the clock pulse is rewritten into register 2 of the memory, after which the new code value is taken up into register 1 and the reversible counter 5. During each period F, the codes

п и , хран щиес  в регистрах 1 и 2 соответственно, преобразуютс  в частоту следовани  имнульсов с помощью преобразователей 3 н 4, например двончных умножнтелей .P and stored in registers 1 and 2, respectively, are converted into a frequency of following pulses using 3 n 4 converters, for example, double multipliers.

Выходна  частота преобразователей кода в частотуOutput frequency converters code to frequency

Р -МR-M

пкч - 2Й pkch - 2nd

где FO - опорна  частота преобразовател ; N - значенне преобразуемого кода; k - разр дность кода.where FO is the reference frequency of the converter; N is the value of the code to be converted; k is the code width.

Так как частота с первого преобразовател  кода в частоту, управл емого кодом регистра 1 пам ти, поступает на суммирующий вход реверсивного счетчика 5, а частота со второго преобразовател  кода в частоту, управл емого кодом регистра 2 пам ти - на его вычитающий вход, код в реверсивном счетчике измен етс  но законуSince the frequency from the first code to frequency converter controlled by memory register 1 code goes to the summing input of the reversible counter 5, and the frequency from the second code to frequency converter controlled by memory register 2 code goes to its subtracting input, the code in reversible counter is changed but the law

,К + B {N n -Nln-l }., K + B {N n -Nln-l}.

2nd

ТРр TPP

Следовательно, приTherefore, when

устройство 2К2K device

осуществл ет экстрапол цию кода.extrapolates the code.

Предмет изобретени Subject invention

Цифровой экстрапол тор, содержащий первый регистр пам ти, входы которого соединены с шинами входного кода, а выходы подключены к соответствующим входам первого преобразовател  кода в частоту, второй регистр пам ти, реверсивный счетчик и элементы «И, отличающийс  тем, что, с цельюA digital extrapolator containing the first memory register, the inputs of which are connected to the input code buses, and the outputs are connected to the corresponding inputs of the first code-to-frequency converter, the second memory register, the reversible counter, and the elements AND

упрощени  экстрапол тора, он содержит второй преобразователь кода в частоту, входы которого соединены с соответствующими выходами второго регистра пам ти, а выход подключен к входу вычитани  реверсивногоsimplifies the extrapolator, it contains a second code-to-frequency converter, the inputs of which are connected to the corresponding outputs of the second memory register, and the output is connected to the subtracting input of the reversing

счетчика, подсоединенного установочными входами и входом сложени  соответственно к щинам входного кода и к выходу первого преобразовател  кода в частоту, выходы первого регистра пам ти подключены через элементы «И к соответствующим установочным входам второго регистра пам ти.the counter connected by the installation inputs and the input of the input respectively to the input code and to the output of the first code-to-frequency converter; the outputs of the first memory register are connected via the AND elements to the corresponding installation inputs of the second memory register.

SU2017637A 1974-04-05 1974-04-05 Digital extrapolator SU486321A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2017637A SU486321A1 (en) 1974-04-05 1974-04-05 Digital extrapolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2017637A SU486321A1 (en) 1974-04-05 1974-04-05 Digital extrapolator

Publications (1)

Publication Number Publication Date
SU486321A1 true SU486321A1 (en) 1975-09-30

Family

ID=20582485

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2017637A SU486321A1 (en) 1974-04-05 1974-04-05 Digital extrapolator

Country Status (1)

Country Link
SU (1) SU486321A1 (en)

Similar Documents

Publication Publication Date Title
SU486321A1 (en) Digital extrapolator
JPH0140525B2 (en)
SU634277A1 (en) Follow-up digital frequency multiplier
SU451989A1 (en) Digital function generator
SU497591A1 (en) Discrete device for sequential averaging
SU563162A1 (en) Systole digital meter
SU1432556A1 (en) Device for solving equations
SU691862A1 (en) Apparatus for computing logarithmic functions
SU1035787A1 (en) Code voltage convereter
SU419920A1 (en) DEVICE FOR APPROXYL1A TION OF FUNCTIONS, ASSIGNED BY DIGITAL CODE
SU438993A1 (en) Device for logarithm frequency signals
SU619928A1 (en) Device for logarithmation of two electric signals ratio
SU628502A1 (en) Digital linear extrapolator
SU809539A1 (en) Frequency-to-voltage converter
SU370701A1 (en) ALL-UNION
SU728132A1 (en) Pulse-frequency function generator
SU974573A1 (en) Analogue-digital conversion method
SU1173386A1 (en) Number-to-pulse logarithmic converter
SU395805A1 (en) DIGITAL ANALOG PROPORTIONALLY INTEGRAL REGULATOR
SU416840A1 (en)
SU684561A1 (en) Functional voltage generator
SU362456A1 (en) ALL-UNION
SU498735A2 (en) Logarithmic analog-to-digital converter
SU418973A1 (en)
SU416705A1 (en)