SU482753A1 - Устройство дл анализа случайных процессов - Google Patents

Устройство дл анализа случайных процессов

Info

Publication number
SU482753A1
SU482753A1 SU1834100A SU1834100A SU482753A1 SU 482753 A1 SU482753 A1 SU 482753A1 SU 1834100 A SU1834100 A SU 1834100A SU 1834100 A SU1834100 A SU 1834100A SU 482753 A1 SU482753 A1 SU 482753A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
discriminator
adder
amplitude
Prior art date
Application number
SU1834100A
Other languages
English (en)
Inventor
Геннадий Максимович Голованов
Владимир Павлович Умнов
Original Assignee
Пензенский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пензенский Политехнический Институт filed Critical Пензенский Политехнический Институт
Priority to SU1834100A priority Critical patent/SU482753A1/ru
Application granted granted Critical
Publication of SU482753A1 publication Critical patent/SU482753A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1
Изобретение относитс  к области цифровой измерительной и вычислительной техники и может использоватьс  в системах оперативного статистического анализа стационарных и нестационарных случайных процессов.
Известны цифровые устройства дл  анализа случайных процессов, в которых преобразование амплитуды случайного сигнала в код основано на счете импульсов генератора образцовой частоты. Промежуточное преобразование амплитуда-врем  или амплитуда-частота требует дополнительных затрат времени и ограничивает быстродействие и точность при контроле высокочастотных случайных процессов .
Известно цифровое устройство контрол  характеристик, содержащее амплитудный дискриминатор с параллельным сравнением, схему центрировани  и цифро-аналоговые преобразователи . Точность этого устройства ограмичеиа количеством схем сравнени , увеличение числа которых приводит к нестабильности эталонных уровней дискриминатора.
Предложенное устройство совместно со схемой центрировани  позвол ет повысить точпость измерени  увеличением количества уровней квантовани  при ограничеииом числе параллельно включенных схем сравнени , обеспечивающих максимальное быстродействие преобразовани  в момент измерени . Это
достигнуто введением в устройство счетчнка признаков измерений, вход которого соединен с первым выходом амплитудного дискриминатора , а выход - с первыми входами дещифратора и первого комбинационного сумматора, управл ющего цифро-аналоговыми преобразовател ми .
На чертеже представлена схема устройства .
Устройство содержит дискриминатор 1 уровней, преобразующий значение текущей ординаты процесса, поступающей на информативный вход устройства, в цифровой код но методу многопороговой дискриминации. Два первых входа дискриминатора (входы делител  эталонных напр жений) соединены с выходами цифро-аналоговых преобразователей 2 и 3. Первый выход амплитудного дискриминатора подключен к входу счетчика 4 признаков измерений, а выход счетчика - к первым входам дещифратора 5 и первого сумматора 6. Второй выход дискриминатора соединен с вторыми входами дещифратора и второго сумматора 7 и через схему 8 сборки с третьим входом второго сумматора, св занным с выходом 9 тактовых импульсов (ТИ). Выход дещифратора подключен к входу схемы 10 центрировани  и к выходу И отклонений от текущего среднего, выходы схемы центрировани  - к входам реверсивного счетчика 12, выходы коToporo соединены с вторым входом первого сумматора, св занным с выходом 13 текущего значени  математического ожидани . Выход первого сумматора подключен к входам цифро-аналоговых преобразователей и к первым входам второго сумматора, выход которого соединен с выходом 14 полного значени  случайной величины устройства. Третий вход амплитудного дискриминатора св зан с входом 15 разрешающего сигнала измерени  устройства .
Устройство работает следующим образом.
Случайна  функци  f(t) в виде коротких импульсов напр жени  поступает на информативный вход дискриминатора 1 уровней, на третий вход которого приходит разрешающий сигнал из вычислител . При совпадении уровней дискримйнатора и амплитуды входного сигнала результат измерени  поступает на вход дешифратора 5, выдающего отклонени  et-rnj(t), на вход второго сумматора 7 и схемы 8 сборки. С выхода схемы сборки снимаетс  сигнал, служащий ТИ дл  вычислител  характеристик и разрешающий прохождение результата измерени  из второго сумматора в вычислитель. С выхода реверсивного счетчика 12 снимаетс  значение m{t), а с выхода второго сумматора - d.
Признак измерени  с выхода дискриминатора уровней увеличивает содержимое счетчика 4 на единицу. Изменение содержимого счетчика приводит к изменению кода на выходе первого сумматора, и напр жение на выходах цифро-аналоговых преобразователей 2 и 3 смещаетс  на величину, равную напр жению на делителе Г)-г„ дискриминатора 1. Если совпадени  уровней дискриминатора и амплитуды не происходит, то результат измерени  не выдаетс , а признак измерени  увеличивает содержимое счетчика на единицу, что вновь вызывает смещение уровней дискриминатора. Если счетчик признаков измерений переполнен , то приход следующего признака измерени  сбрасывает его в «О и уровни дискриминатора возвращаютс  в первоначальное положение . Положение уровней при заполненном и сброшенном счетчике 4 симметрично относительно m(t) за счет усреднени  смещений схемой центрировани .
Таким образом, результат измерени  амплитуды случайной функции представл етс  устройством в виде суммы
(0+А/ } +tn(t)+Ai,
где 8t - амплитуда входного напр жени , выраженна  в квантах;
m(t) N
текущее значение математического ожидани ; величина смещени , пропорциональна  содержимому счетчика признаков измерений;
(/)+Д/
мала  величина, котора  с достаточной относительной точностью квантуетс  небольщим количеством схем сравнени  (4-8) и образуетс  вычитанием из амплитудного значени  (посредством смещени  эталонных уровней дискриминатора ) текущего среднего и содержимого счетчика признаков измерений.
Предмет изобретени 
Устройство дл  анализа случайных процессов , содержащее два сумматора, схему сборки,
дешифратор, амплитудный дискриминатор уровней, два первых входа которого соединены с выходами двух цифро-аналоговых преобразователей , схему центрировани , выход которой соединен с реверсивным счетчиком, огличающеес  тем, что, с целью повышени  точности работы устройства, оно содержит счетчик признаков измерений, вход которого соединен с первым выходом амплитудного дискриминатора , а выход - с первыми входами
первого сумматора и дешифратора, при этом второй выход амплитудного дискриминатора соединен с вторыми входами дешифратора и второго сумматора и через схему сборки - с третьим входом второго сумматора, соединенным с выходом тактовых импульсов устройства , выход дешифратора соединен с входом схемы центрировани , соединенным с выходом отклонений от текущего среднего устройства , выход реверсивного счетчика соединен с
вторым входом первого сумматора, соединенным с выходом текущего значени  математического ожидани  устройства, а выход первого сумматора соединен с входами цифро-аналоговых преобразователей и первым входом второго сумматора, выход которого соединен с выходом полного значени  случайной величины устройства, третий вход амплитудного дискриминатора соединен с входом разрешающего сигнала измерени  устройства, а четвертый
вход - с информативным входом устройства.
SU1834100A 1972-10-05 1972-10-05 Устройство дл анализа случайных процессов SU482753A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1834100A SU482753A1 (ru) 1972-10-05 1972-10-05 Устройство дл анализа случайных процессов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1834100A SU482753A1 (ru) 1972-10-05 1972-10-05 Устройство дл анализа случайных процессов

Publications (1)

Publication Number Publication Date
SU482753A1 true SU482753A1 (ru) 1975-08-30

Family

ID=20528615

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1834100A SU482753A1 (ru) 1972-10-05 1972-10-05 Устройство дл анализа случайных процессов

Country Status (1)

Country Link
SU (1) SU482753A1 (ru)

Similar Documents

Publication Publication Date Title
US3879724A (en) Integrating analog to digital converter
US3267458A (en) Digital voltmeters
US4558303A (en) Methods of and apparatus for converting an analogue voltage to a digital representation
SU482753A1 (ru) Устройство дл анализа случайных процессов
US4926174A (en) Digital voltmeter
US3662376A (en) Analogue-digital converting apparatus
US3534257A (en) Noise reduced signal conversion apparatus
US4454470A (en) Method and apparatus for frequency measurement of an alternating current signal
US3818205A (en) Computational circuit for mathematical or physical values in electrical form
SU388266A1 (ru) Устройство центрирования случайных процессов для цифровых статистических анализаторов
US4011502A (en) Logarithmic ratemeter with bistable signal comparison
US4438393A (en) Phase-metering device
SU1056277A1 (ru) Измеритель периода дерного реактора
SU521526A2 (ru) Устройство допускового контрол частоты
SU472303A1 (ru) Измеритель средней частоты следовани импульсов
SU494700A1 (ru) Измеритель дрейфа цифровых вольтметров
SU976394A1 (ru) Цифровой вольтметр
SU1043667A1 (ru) Устройство дл определени средней мощности случайных сигналов
SU920776A1 (ru) Устройство дл определени коэффициентов крутизны характеристик нагрузки по напр жению
SU788021A1 (ru) Цифровое устройство дл измерени низких частот
SU783747A1 (ru) Измеритель временных интервалов
SU888162A1 (ru) Преобразователь перемещени в код
SU463923A1 (ru) Способ калибровки чувствительности цифровых приборов с частотным преобразованием
SU940080A1 (ru) Устройство дл измерени нестабильности частоты
SU1206832A1 (ru) Устройство усреднени