SU1206832A1 - Устройство усреднени - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в качестве специализированного вычислител , предназначенного дл  оценки параметров сигнала. Цель изобретени  состоит в повышении точности усреднени  в услови х априорной неопределенности относительно статистических характеристик исходной измерительной информации. Это достигаетс  введением регистра 1, блока 2 формировани  модул , блоков 18 и 19 вычитани , блоков 21 и 22 умножени , элемента ИЛИ 12 и накапливающего сумматора 13, обеспечивающих взвешенное суммирование входных измерений, завис щее от их абсолютных значений. 2 ил. с s (Л -- rS fi ю о о: 00 со ю

Description

Изобретение относитс  к вычисли- , тельной технике и может быть использовано в качестве специализированного вычислител , предназначенного дл  оценки параметров сигнала.

Цель изобретен14  - повьппение точности устройства усреднени , функционирующего в услови х априбрной неопределенности относительно статистических характеристик входных измерений .

С этой целью в устройство ввод тс  элементы цифровой вычислительной техники, обеспечивающие взвешенное суммирование входных измерений в соответствии с алгоритмом / .

(X()

(Х{| ,. |Х|-( а а, а IX j I Ь

-С-/Х/

Ь а, Ь(х(

L О, , ,2,,..,n где у; - цифровые сигналы, поступающие в сумматор;

|аК|Ь| |сГ априорно заданные константы. На фиг. геометрически представлено соотношение (х); на фиг. 2 - структурна  схема устройства.

Таким образом, входные измерени  х; поступают на усреднение

ы

с единичным весом, когда (X||,-i. В интервале значений a(xj|.b, когда увеличиваетс  веро тность принадлежности X., к аномальным измерени м, происходит -винзорирование, т.е. вместо Xj на суммирование (2) поступает посто нна  величина

о,

далее

в интервале , используетс  понижающее веса и при |х|(с поступающее измерение отбраковываетс , т.е. беретс  с нулевым весом.

Устройство усреднени  содержит регистр 1, блок 2 формировани  модул , первый компаратор 3, второй компаратор 4, третий компаратор 5, второй элемент И 6, третий элемент И 7, первый элемент И 8, четвертый элемент И 9, п тый элемент И 10, шестой элемент И 11, элемент ИЛИ 12, накапливающий сумматор 13, блок 14 делени , генератор 15 тактовых импульсов , делитель 16 частоты, триггер 17, первый блок 18 вычитани , второй блок 19 вычитани , блок 20 вычислени  обратной величины, первый

блок 21 умножени , второй блок 22 умножени .

Функционирование предложенного устройства основано на реализации

5 выражений (1) и (2).

Устройство работает следующим образом .

Сигнал установки исходного состо ни  от внешнего источника посту10 пает на установочный вход триггера 1 7 и обнул ющий вход накапливающего сумматора 13, при этом все разр ды накапливающего сумматора 13 устанав ливаютс  в нулевое состо ние, а триг15 гер 17 - в единичное состо ние,

обеспечива  тем самым подачу управл ющего сигнала на второй вход первого элемента И 8 и третьи входы эле- (1) ментов И 9-1 I .

20 Сигналы с генератора 15 тактовых импульсов поступают на тактирующий вход регистра 1, обеспечива  последовательное поступление входных сигналов X i Ci 1 , . . . ,п) в двоичном коде

25 и через первый вход первого элемен-. та И 8 - на делитель 16 частоты. Делитель 16 частоты обеспечивает деление частоты на п и его выходной сигнал поступает на счетный вход триггера 17, устанавлива  его в нулевое состо ние; тем самым формируетс  нулевой сигнал, запрещающий прохождение измерений в сумматор 13 через элементы И 9-11 и тактовых импульсов через элемент И 8. Таким образом, делитель 16 частоты определ ет интервал усреднени  посредством задани  количества измерений п, поступающих в накапливающий сумматор 13.

Входные сигналы в цифровой форме через регистр 1 поступают на блок 2 формировани  модул , представл ющий собой обычный регистр, все разр ды которого, кроме знакового , соединены с соответствующими разр дами регистра 1; в знаковом разр де блока 2 посто нно, вне зависимости от входной информации, содержитс  потенциал, соответствующий

(2)

30

35

40

45

положительному числу. Таким образом, на выходе блока 2 формируютс  сигналы , соответствующие модулю значени  входной величины, которые поступают на первые входы компараторов 55 3-5, первый вход элемента И 9 и второй вход блока i 8 вычитани . На вторые входы компараторов 3-5 с входов задани  весовых коэффициентов устройВходные сигналы в цифровой форме через регистр 1 поступают на блок 2 формировани  модул , представл ющий собой обычный регистр, все разр ды которого, кроме знакового , соединены с соответствующими разр дами регистра 1; в знаковом разр де блока 2 посто нно, вне зависимости от входной информации, содержитс  потенциал, соответствующий

положительному числу. Таким образом, на выходе блока 2 формируютс  сигналы , соответствующие модулю значени  входной величины, которые поступают на первые входы компараторов 5 3-5, первый вход элемента И 9 и второй вход блока i 8 вычитани . На вторые входы компараторов 3-5 с входов задани  весовых коэффициентов устрой3

CTi поступают, соответственно, цифровые сигналы, равные СХ, b и с . Одновременно , .сигнал СХ поступа ет на первый вход элемента И 1.0 и второй вход второго блока 22 умножени , сигнал Ь - на второй вход второго блока 19 вычитани , сигнал с - на первые входы блоков 18.и 19 вычитани . Выбор конкретных значений О , Ь и с зависит от качества исходной измерительной информации; увличение уровн  аномальных измерений приводит к необходимости увеличени  этих величин.

Компараторы 3-5 совместно с вторми и третьими элементами И 6 и 7 реализуют процедуру прин ти  решени  в соответствии с неравенствами в выражении (П .

Первый компаратор 3 обеспечивает проверку услови  ), второй компаратор 4 - I хКЬ и третий компаратор 5 - |хКс. Инверсный выход первого компаратора 3 и пр мой выход второго компаратора 4 поступают на первый и второй входы второго элемента И 6, а инверсный выход второго компаратора 4 и пр мой выход третьего компаратора 5 - на первый и второй входы тре тьего элементами 7. Таким образом, на выходах второго и третьего элементов И 6 и 7 формируютс  логические функции, соответственно , |х-||5 аЛ|х-,| Ь и I х,( 3:ЬЛ|х|( Разрешающие сигналы с пр мого выхода первого компаратора 3, второго элемента И 6 и третьего элемента И поступают на входы, соответственно, элементов И 9-11. На информационные входы второго и третьего элементов И 9 и 10 поступают сигналы |х ; | и а, соответственно, а на информационный вход элемента И 11 - сигнал, равный

,

с-сх,)

Формирование сигнала Zf осуществл етс  с помощью первого 18 и вТоро- го 19 блоков вычитани , инвертора 20, первого 21 и второго 22 блоков умножени . С выходов блоков 18 и 19 вычитани  снимаютс  сигналы, равные разности сигналов, поступивших на их первые и вторые входы: с выхода первого блока 18 вычитани  - сигнал с-(х|, поступающий на первый вход первого блока 21 умножени , а с выхода второго блока 19 вычитани - сигнал с-Ь, поступающий через блок

06832

20 на первый вход второго блока 22 умножени . Блок 20 формирует на вьгхо де сигнал 1/(с-Ь). С выхода второго блока 22- умножени  сигнал а/(с-Ь)

5 поступает на второй вход первого блока 21 умножени , выходным сигна-. пом которого  вл етс  Z j, поступающий на соответствующий вход элемента ИЛИ. .

10 Таким образом, в зависимости от разрешающего сигнала, обусловленного системой неравенств в выражении (О, на вход элемента ИЛИ 12 поступает соответствующий сигнал у .

15 При этом знаковый разр д элемента ИЛИ 12 непосредственно св зан со знаковым разр дом регистра 1, за счет чего вьшолн етс  соответствие sign(y;)sign(x j).

20 С выхода элемента ИЛИ 12 сигналы

У| поступают в накапливающий (1

.

тор 13, где формируетс  сумма /

1

25 Соответствующий этой сумме сигнал

поступает на первый вход блока 14 делени , на второй его вход подаетс  сигнал задани  числа измерени , равный п. Выходной сигнал бЯока 14 делени  равный ,  вл етс  выходом устройства.

Claims (1)

1. Формула изобретени 

   Устройство усреднени , содержа 5 щее первый, второй и третий компараторы , делитель частоты, блок делени , блок вычислени  обратной величины , первый, второй, третий, четвертый , п тый и шестой элементы И,

   0 триггер и генератор тактовых импуль- ,сов, выходу которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом триггера, вход установки которого  в л етс  входом установки устройства, отличающеес  тем, что, с целью повьш1ени  точности усреднени  в услови х априорной неопределенности , в него дополнительно введе ны

   регистр, блок формировани  модул , первый и второй блоки вычитани , первый и второй блоки умножени , элемент ИЛИ и накапливающий сумматор , выход которого соединен с первьм

   5 информационным входом блока делени , второй информационный вход которого  вл етс  входом задани  числа измерений устройства, а выход блока делени   вл етс  выходом устройства, информационный вход регистра  вл етс  информационным входом устройства, а тактовый вход регистра соединен с выходом генератора тактовых импульсов , группа разр дных выходов регистра подключена к группе информационны входов блока формировани  модул , а выход знакового разр да регистра соединен с первым входом элемента ИЛ выход блока формировани  модул  подключен к информационному входу четвертого элемента И и первым информационным входам первого, второго и третьего компараторов и первого блока вычитани , второй информационный вход которого  вл етс  первым входом задани  массовых коэффициентов устройства и соединен с вторым информационным входом третьего компаратора и первым информационным входом второго блока вычитани , второй информационный вход которого объединен с вторым информационным входом второго компаратора и  вл етс  вторым входом задани  массовых коэффициентов устройства, второй информационный вход первого компаратора объединен с информационным входом п того элемента И и с первым информационным входом второго блока умножени  и  вл етс  третьим входом задани  массовых коэффициентов устройства , пр мой выход первого компаратора соединен с первым управл ющим входом четвертого элемента И,

   второй управл ющий вход которого объединен с первыми управл ющими входами п того и шестого элементов И и  вл етс  входом установки устройства , инверсный выход первого компаратора подключен к первому входу второго элемента И, второй вход которого подключен к пр мому выходу рого компаратора, инверсный выход которого подключен к первому входу третьего эле,ента И, второй вход которого соединен с пр мым выходом третьего компаратора, выход второго

   5 И подключен к второму управл ющему входу п того элемента И, выход третьего элемента И подключен к второму управл ющему входу шестого элемента И, выходы четвертого,

   0 п того и шестого элементов И соединены с соответствующими входами элемента ИЛИ, выход которого соединен с информационным входом накапливающего сумматора, вход сброса которого

   5  вл етс  входом установки устройства , выход первого блока вычитани  соединен с первым информационным входом первого блока умножени , второй информационный вход которого под0 ключен к выходу второго блок а умножени , второй информационный вход которого соединен с выходом блока вычислени  обратной величины, вход которого соединен с выходом второго блока вычитани , выход первого блока умножени  соединен с информационным входом шестого элемента И,

   У

   5

   -С -Ъ -т

   а

   .- а

   .1

   Составитель Е. Ефимова Редактор Г. Волкова Техред Т.Дубинчак Корректор С. Шекмар

   Заказ 8719/52 Тираж 673 Подписное В 1ИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5

   Филиал ПИП Патент, г, Ужгород, ул. Проектна , 4