SU480190A1 - Switching device - Google Patents
Switching deviceInfo
- Publication number
- SU480190A1 SU480190A1 SU1960118A SU1960118A SU480190A1 SU 480190 A1 SU480190 A1 SU 480190A1 SU 1960118 A SU1960118 A SU 1960118A SU 1960118 A SU1960118 A SU 1960118A SU 480190 A1 SU480190 A1 SU 480190A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- key
- control
- matrix
- diode
- decoders
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
Изобретение относитс к радиотехнике, может быть использовано дл коммутации параметрических первичных преобразователей сопротивлени .The invention relates to radio engineering, can be used for switching parametric primary impedance converters.
Известно коммутируюп,ее устройство, содержащее блок автономного управлени с интерфейсным блоком, к которому подключены двоично-дес тичные счетчики с дешифраторами , а также устройство индикации, ключевые МОП-транзисторные матрицы первой ступени и ключевую МОП-транзисторную матрицу второй ступени.A switching device is known, its device containing an autonomous control unit with an interface unit to which binary-decimal counters with decoders are connected, as well as a display device, key first-order MOS transistor arrays and key second-stage MOS transistor.
Цель изобретени - повышение надежности устройства - достигаетс тем, что в предлагаемое устройство введены две дополнительные диодно-оптронные матрицы, причем перва из них соединена с управл ющими шинами всех ключевых МОП-транзисторных матриц первой ступени, параллельно подключенных к управл ющим щинам, втора - с ключевой матрицей второй ступени. При этом перва оптронна матрица подключена к выходам двух дешифраторов, а втора - к выходу третьего дешифратора; ключевые МОП-транзисторные матрицы первой и второй ступеней соединены с дополнительным блоком компенсации.The purpose of the invention is to increase the reliability of the device, which is achieved by introducing two additional diode-opto-matrix arrays into the proposed device, the first of which is connected to the control buses of all the key first-stage MOS transistor arrays connected in parallel to the control rails, key matrix of the second stage. In this case, the first optocoupler array is connected to the outputs of two decoders, and the second to the output of the third decoder; The key MOS transistor arrays of the first and second stages are connected to an additional compensation block.
На фиг. 1 показана блок-схема коммутирующего устройства; на фиг. 2 - изображены диодно-оптронные матрицы с устройствомFIG. 1 shows a block diagram of a switching device; in fig. 2 shows diode-optocoupler matrices with a device
управлени ; на фиг. 3 представлена принципиальна электрическа схема ключевых МОП-транзисторных матриц с блоком компенсации .management; in fig. Figure 3 shows an electrical circuit diagram of a key MOSFET matrix with a compensation unit.
Коммутирующее устройство содержит блок автономного управлени 1, подключенный к интерфейсному блоку 2, к которому поступает информаци от вычислительной машины, двоично-дес тичные счетчики 3-5, устройство индикации 6, дешифраторы 7-9, преобразующие двоичный код в дес тичный; диоднооптронные матрицы 10, 11. Счетчики 3-5 св заны с блоком 2 и дешифраторами 7-9. Дешифраторы 8, 9 управл ют диодно-оптроннойThe switching device contains an autonomous control unit 1, connected to the interface unit 2, to which information from the computer arrives, binary-decimal counters 3-5, display device 6, decoders 7-9, which convert the binary code to decimal; diode-optical matrices 10, 11. Counters 3-5 are associated with block 2 and decoders 7-9. Decoders 8, 9 control the diode-optocoupler
матрицей 10, а дешифратор 7 - диодно-оптронной матрицей 11.matrix 10, and the decoder 7 - diode-optocoupler matrix 11.
Ключевые МОП-транзисторные матрицы 12 (в данном случае рассматриваетс 16 матриц ) первой ступени коммутации параллельно подключены к выходу диодно-оптронной матрицы 10. Ключева М,ОП-транзисторна матрица 13 второй ступени коммутации управл етс сигналами с диодно-оптронной матрицы 11.The key MOS transistor matrices 12 (in this case, 16 matrices are considered) of the first switching stage are connected in parallel to the output of the diode-opto-matrix 10. Key M, the OP-transistor matrix 13 of the second switching stage is controlled by signals from the diode-opto-matrix 11.
С целью активной компенсации сопротивлений линий св зи и сопротивлений последовательно включенных открытых ключевых элементов первой и второй ступеней к матрицам 12 и 13 подключен блок компенсации 14.In order to actively compensate for the resistances of communication lines and the resistances of sequentially connected open key elements of the first and second stages, a compensation unit 14 is connected to the matrices 12 and 13.
Работает устройство следующим образом.The device works as follows.
При подаче управл ющих кодов с блока автономного управлени 1 или интерфейсного блока 2 в двоично-дес тичные счетчики 3- 5 заноситс определенное число. Дешифраторы 7-9 преобразуют двоичный код в дес тичный , и соответствующие потенциалы с щии дешифраторов 8, 9 (фиг. 2) управл ют диодно-оптронной матрицей 10. При этом зажигаетс только один оптрон.When submission of control codes from the autonomous control unit 1 or the interface unit 2, a certain number is entered into the binary-decimal counters 3-5. Decoders 7-9 convert the binary code to decimal, and the corresponding potentials from the decoders 8, 9 (Fig. 2) control the diode-optocoupler 10. Only one optocoupler is lit.
Дл управлени МОП-транзистором необходимо подать на его затвор полон ительный потенциал, равный максимальному положительному 31наче1нию тируемого сигнала . С этой целью рез исторы 15-24 объединены общей шиной, на которую подаетс положительный потенциал.To control the MOSFET, it is necessary to apply a full potential equal to the maximum positive value of the signal being tested to its gate. For this purpose, the sources 15-24 are united by a common tire to which a positive potential is applied.
Отрицательный потенциал, подаваемый на общую шину фотодиодов, выбирают из услови х требуемых режимов управлени МОПтранзисторов и учета последовательного соединени ключевых элементов первой и второй ступеней коммутации.The negative potential supplied to the common photodiode bus is selected from the conditions of the required control modes of the MOS transistors and taking into account the series connection of the key elements of the first and second switching stages.
Из диодно-оптронной матрицы выход т сто управл ющих шин, которые подключены к соответствующим управл ющим входам ключевых МОП-транзисторных матриц 12 (например , щина с потенциалом U подключена к первым входам, с потенциалом Uz - ко вторым входам и т. п.) (фиг. 2, 3). Например, при отрицательном потенциале f/i (фиг. 3) открываютс МОП-транзисторы 25, 27, 29, 31 33, 35, 37, 39 (открытые МОП-транзисторы на фиг. 3 условно обведены кружками). Дл управлени второй ступенью коммутации (фиг. 2) двоичный код со счетчика 5, преобразованный в дес тичный дешифратором 7, зажигает один из оптронов. Таким образом на управл ющие входы МОП-транзисторной матрицы 13 второй ступени коммутации подаетс отрицательный потенциал (например, Ui).From the diode-optocoupler array, one hundred control lines emerged that are connected to the corresponding control inputs of the key MOS transistor arrays 12 (for example, a field with potential U is connected to the first inputs, with potential Uz - to the second inputs, etc.) (Fig. 2, 3). For example, at a negative potential f / i (Fig. 3), MOS transistors 25, 27, 29, 31, 33, 35, 37, 39 are opened (open MOS transistors in Fig. 3 are conventionally circled). To control the second switching stage (Fig. 2), the binary code from counter 5, converted to decimal decoder 7, lights one of the optocouplers. Thus, a negative potential (e.g., Ui) is applied to the control inputs of the MOS transistor matrix 13 of the second switching stage.
В этом случае (фиг. 3) открываютс только МОП-транзисторы 43, 44, 46, 48. Таким образом к блоку компенсации подключаетс только первичный преобразователь. МОПтранзисторы 27, 42 и 35, 36 образуют коммутируемые силовые цепи, а МОП-транзисторы 31, 44 и 39, 48 - цепи отрицательной обратной св зи. Таким образом, блок компенсации компенсирует номинальные сопротивлени соединительных линий св зи и сопротивлениеIn this case (Fig. 3), only MOS transistors 43, 44, 46, 48 are opened. Thus, only the primary converter is connected to the compensation unit. MOS transistors 27, 42 and 35, 36 form switched power circuits, and MOS transistors 31, 44 and 39, 48 form negative feedback loops. Thus, the compensation unit compensates for the nominal resistances of the connecting lines and the resistance
последовательно включенных, открытых МОПтранзисторов и их вариации. Поэтому вариации сопротивлений соединительных линий и последовательно включенных открытых МОП5 транзисторных ключевых элементов от изменени внешних климатических условий не вли ют на метрологические характеристики устройства. Дл коммзтации большого количества первичных преобразователей необходимо всего два операционных усилител , так как коммутаци происходит последовательно или адресно , но во всех случа х ко входу измерительного устройства (точки 49 и 50 на фиг. 3)consistently included, open MOPtransistors and their variations. Therefore, variations in the resistances of the connecting lines and series-connected open MOS5 transistor key elements from changes in external climatic conditions do not affect the metrological characteristics of the device. For the commutation of a large number of primary transducers, only two operational amplifiers are necessary, since the switching takes place sequentially or addressally, but in all cases to the input of the measuring device (points 49 and 50 in Fig. 3)
5 подключаетс только один первичный преобразователь .5, only one primary transducer is connected.
Использование оптоэлектронных элементов в управл ющих цеп х позвол ет применить матричную схему управлени и существенно сократить количество логических элементов в дещифраторах.The use of optoelectronic elements in control circuits allows the use of a matrix control circuit and significantly reduce the number of logic elements in decipherors.
Кроме того, с помощью этих элементов обеспечена полна гальваническа разв зка уровней логических сигналов управлени отIn addition, with these elements, complete galvanic isolation of the levels of control logic signals from
5 уровней сигналов в измерительной цепи.5 levels of signals in the measuring circuit.
Предмет изобретени Subject invention
Коммутирующее устройство, содержащееA switching device containing
0 блок автономного управлени , св занный с интерфейсным блоком, к которому подключены двоично-дес тичные счетчики с дешифраторами , а также устройство индикации, ключевые МОП-транзисторные матрицы первой0 an autonomous control unit associated with an interface unit to which binary-decimal counters with decoders are connected, as well as a display device, the key MOS-transistor arrays of the first
5 ступени и ключевую МОП-транзисторную матрицу второй ступени, отличающеес тем, что, с целью повышени его надежности, в него введены две дополнительные диоднооитронные матрицы, причем перва из них соединена с управл ющими шинами всех ключевых МОП-транзисторных матриц первой ступени, параллельно подключенных к управл ющим щинам, втора - с ключевой матрицей второй ступени, при этом перва оптрон5 на матрица подключена к выходам двух дешифраторов, а втора - к выходу третьего дешифратора, при этом ключевые МОПтранзисторные матрицы первой и второй ступеней соединены с дополнительным блоком5 steps and a key MOP transistor matrix of the second stage, characterized in that, in order to increase its reliability, two additional diode-nitron matrices are introduced in it, the first of which is connected to the control buses of all the first-stage MOS transistor matrices connected in parallel to the controllers, the second with the second-stage key matrix, the first optocoupler 5 per matrix connected to the outputs of two decoders, and the second to the output of the third decoder, with the key MOS transistor arrays n rvoy and second stages coupled to the complementary box
0 компенсации.0 compensation.
-Pf- rn IUi I-Pf- rn IUi I
r.-Ir.-i
iv,iv,
-31:-31:
&&
4949
LL
Фаг.Phage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1960118A SU480190A1 (en) | 1973-09-17 | 1973-09-17 | Switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1960118A SU480190A1 (en) | 1973-09-17 | 1973-09-17 | Switching device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU480190A1 true SU480190A1 (en) | 1975-08-05 |
Family
ID=20564748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1960118A SU480190A1 (en) | 1973-09-17 | 1973-09-17 | Switching device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU480190A1 (en) |
-
1973
- 1973-09-17 SU SU1960118A patent/SU480190A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3246247A (en) | Pulse width to d. c. converter | |
US3400257A (en) | Arithmetic operations using two or more digital-to-analog converters | |
US2959775A (en) | Bi-directional diode translator | |
US2950348A (en) | Combined encoder and decoder system | |
SU480190A1 (en) | Switching device | |
US4408184A (en) | Keyboard switch circuit | |
US3594782A (en) | Digital-to-analog conversion circuits | |
JPS60178716A (en) | Pulse code modulation converter | |
EP0661820B1 (en) | Parallel-to-serial data conversion circuit | |
US3403393A (en) | Bipolar digital to analog converter | |
US3550114A (en) | Prewired address sequencer for successive approximation analog-to-digital converters | |
US3289159A (en) | Digital comparator | |
US3400389A (en) | Code conversion | |
JP3723362B2 (en) | Flash analog / digital converter | |
SU1259968A3 (en) | Digital-to-analog converter | |
SU1221719A1 (en) | Aperiodic indicator | |
SU1100620A1 (en) | Adder | |
SU1487056A1 (en) | Computer/distributer remote measuring, monitoring and control unit interface | |
IL43332A (en) | Voltage adapting arrangement between switching units of switch circuit series and outer circuits | |
SU249782A1 (en) | ||
SU482910A1 (en) | Device for multi-channel signal transmission with error correction | |
SU1032462A2 (en) | Device for determining gain factor of analog computer unit | |
SU783992A2 (en) | Two-position signal switching device | |
SU1638790A1 (en) | Programmable delay line | |
SU1143995A1 (en) | Device for measuring temperature difference |