SU479233A1 - Delay delay line - Google Patents

Delay delay line

Info

Publication number
SU479233A1
SU479233A1 SU1762871A SU1762871A SU479233A1 SU 479233 A1 SU479233 A1 SU 479233A1 SU 1762871 A SU1762871 A SU 1762871A SU 1762871 A SU1762871 A SU 1762871A SU 479233 A1 SU479233 A1 SU 479233A1
Authority
SU
USSR - Soviet Union
Prior art keywords
delay
trigger
transistor
schmitt trigger
input
Prior art date
Application number
SU1762871A
Other languages
Russian (ru)
Inventor
Валерий Васильевич Меркуль
Израиль Леокумович Перельман
Original Assignee
Информационно-Вычислительный Центр Министерства Промышленного Строительства Белорусской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Информационно-Вычислительный Центр Министерства Промышленного Строительства Белорусской Сср filed Critical Информационно-Вычислительный Центр Министерства Промышленного Строительства Белорусской Сср
Priority to SU1762871A priority Critical patent/SU479233A1/en
Application granted granted Critical
Publication of SU479233A1 publication Critical patent/SU479233A1/en

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к радиотехнике и может быть использовано в устройствах с переменной временной последовательностью сигналов. Известна дискретна  лини  задержки, содержаща  триггер Шмитта, к выходу которого через дифференцирующую цепь подключен один из входов триггера пуска, многовходовой дещифратор кода условий с п выходами, к каждому из которых подключен диод и многозвенна  резистивна  цепь, включенна  в общую цепь обоих эмиттеров транзисторов триггера Шмитта. Однако известное устройство обладает низкой точностью дискретного изменени  времени задержки. Целью изобретени   вл етс  увеличение точности дискретного изменени  времени задержки устройства. Дл  этого к входу триггера Шмитта дополнительно подключен интегрирующий конденсатор , врем задающий резистор и коллектор транзистора разр да интегрирующего конденсатора , к базе которого через резистор подключен выход триггера пуска, при этом выходы многовходового дешифратора кода условий соединены через диоды с соответствующими резисторами многозвенной резистивной цепи. На чертеже показана принципиальна  электрическа  схема устройства. Дискретна  лини  задержки содержит триггер Шмитта на транзисторах 1, 2 и резисторах 3, 4, 5. К выходу триггера Шмитта через дифференцирующую цепь из конденсатора 6, резистора 7 и диода 8 подключен один из входов триггера 9 пуска. В эмиттерную цепь транзисторов 1, 2 включена многозвенна  резистивна  цепь, состо ща  из резисторов 10 (lOi - 10ц), к которой через диоды И (111 - Ип) подключены выходы дещифратора 12. К входу триггера Шмитта подключен интегрирующий конденсатор 13, врем задающий резистор 14 и коллектор транзистора 15 разр да интегрирующего конденсатора 13. К базе транзистора 15 через резистор 16 подключен выход триггера 9 пуска. Через резисторы 5 и 17 на базы транзисторов 2 и 15 подаетс  положительное смещение. На клемму 18 подаетс  питание. На клемму 19 подаютс  импульсы пуска. С выходной клеммы 20 снимаютс  задержанные импульсы . Дискретна  лини  задержки работает следующим образом.The invention relates to radio engineering and can be used in devices with a variable time signal sequence. A discrete delay line is known, containing a Schmitt trigger, to the output of which one of the trigger trigger inputs is connected via a differentiating circuit, a multi-input conditioner code with n outputs, to each of which a diode is connected and a multilink resistive circuit is connected to a common circuit of both Schmitt trigger transistor emitters . However, the known device has a low accuracy of a discrete change in the delay time. The aim of the invention is to increase the accuracy of the discrete variation of the device delay time. To do this, an integrating capacitor is additionally connected to the Schmitt trigger input; The drawing shows a circuit diagram of the device. The discrete delay line contains a Schmitt trigger on transistors 1, 2 and resistors 3, 4, 5. To the output of a Schmitt trigger through a differentiating circuit from capacitor 6, resistor 7 and diode 8 one of the trigger 9 inputs is connected. The emitter circuit of transistors 1, 2 includes a multilink resistive circuit consisting of resistors 10 (lOi - 10z), to which the decider 12 is connected through diodes I (111 - Ip). A integrating capacitor 13 is connected to the Schmitt trigger input. 14 and the collector of the transistor 15 bit of the integrating capacitor 13. To the base of the transistor 15, through the resistor 16, the output of the start trigger 9 is connected. Through resistors 5 and 17, a positive bias is applied to the bases of transistors 2 and 15. Terminal 18 is energized. Starting pulses are applied to terminal 19. Delayed pulses are removed from the output terminal 20. Discrete delay line works as follows.

Если в начальный момент триггер 9 находитс  в состо нии «нуль, то на базу транзистора 15 через резистор 16 поступает отрицательный потенциал. Транзистор 15 находитс  в насыщении и зар д на конденсаторе 13 отсутствует. Транзистор 1 триггера Шмитта закрыт, а транзистор 2 - открыт и на его эмиттере присутствует потенциал, соответствующий коду условий.If at the initial time the trigger 9 is in the "zero" state, then a negative potential is fed to the base of the transistor 15 through the resistor 16. Transistor 15 is saturated and there is no charge on capacitor 13. Transistor 1 Schmitt trigger is closed, and transistor 2 is open and there is a potential on its emitter corresponding to the condition code.

При поступлении на входную клемму 19 пускового импульса триггер 9 переходит в «единичное состо ние и закрывает транзитор 15. Конденсатор 13 начинает зар жатьс  до напр жени , соответствующего коду условий. По достижении напр жени  на конденсаторе 13 величины, соответствующей коду условий, триггер Шмитта перебрасываетс .When the start pulse arrives at the input terminal 19, the trigger 9 goes into the "single state" and closes the transistor 15. The capacitor 13 starts charging to the voltage corresponding to the condition code. When the voltage on the capacitor 13 reaches the value corresponding to the condition code, the Schmitt trigger is flung.

Импульс от триггера Шмитта подаетс  на нулевой вход триггера 9 через дифференцирующую цепь, состо щую из конденсатора 6, резистора 7 и диода 8. При этом триггер 9 перебрасываетс  в «нулевое положение.The pulse from the Schmitt trigger is fed to the zero input of the trigger 9 through a differentiating circuit consisting of a capacitor 6, a resistor 7 and a diode 8. In this case, the trigger 9 is moved to the "zero position."

Предмет изобретени Subject invention

Дискретна  лини  задержки, содержаща  триггер Шмитта, к выходу которого черезThe discrete delay line containing the Schmitt trigger, to the output of which

дифференцирующую цепь подключен один из входов триггера пуска, многовходовой дещифратор кода условий с п. выходами, к каждому из которых подключен диод и многозвенна  резистивна  цепь, включенна  в общую цепь обоих эмиттеров транзисторов триггера Шмитта, отличающа с  тем, что, с целью увеличени  точности дискретного изменени  времени задержки, к входу триггера Шмитта дополнительно подключен интегрирующий конденсатор, врем задающий резистор и коллектор транзистора разр да интегрирующего конденсатора, к базе которого через резистор подключен выход триггера пуска, при этом выходы многовходового дешифратораThe differentiating circuit is connected to one of the trigger trigger inputs, a multi-input condition code decider with p. outputs, each of which is connected to a diode and a multilink resistive circuit that is connected to the common circuit of both Schmitt trigger transistor emitters, so as to increase the accuracy of the discrete time delay changes, an integrating capacitor is additionally connected to the Schmitt trigger input, a driving resistor and a collector of the transistor of the integrating capacitor, to the base of which through a resistor connected to the output start trigger, wherein the multi-input decoder outputs

кода условий соединены через диоды с соответствующими резисторами многозвенной резистивной цепи.The condition code is connected via diodes to the corresponding resistor of the multilink resistive circuit.

SU1762871A 1972-03-27 1972-03-27 Delay delay line SU479233A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1762871A SU479233A1 (en) 1972-03-27 1972-03-27 Delay delay line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1762871A SU479233A1 (en) 1972-03-27 1972-03-27 Delay delay line

Publications (1)

Publication Number Publication Date
SU479233A1 true SU479233A1 (en) 1975-07-30

Family

ID=20507612

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1762871A SU479233A1 (en) 1972-03-27 1972-03-27 Delay delay line

Country Status (1)

Country Link
SU (1) SU479233A1 (en)

Similar Documents

Publication Publication Date Title
GB1030479A (en) A detector of pulses exceeding a predetermined length
SU479233A1 (en) Delay delay line
US2956241A (en) Complementary transistor multivibrator
GB1436947A (en) Electronic switch with holding circuit
US3324307A (en) Flip-flop circuit
GB1445767A (en) Delay circuit
US3270215A (en) Timing circuit
US3197656A (en) Transistor time delay circuits
SU476631A1 (en) Transistor amplifier
SU362426A1 (en) I.M. ZHOBTIS
SU387515A1 (en) FREQUENCY RELAY ^ eOB-SLOZNAYAStt ^ ^ w ^^ ESH
SU391713A1 (en) BLOCKING GENERATOR
SU423252A1 (en) LOGICAL DEVICE
SU454671A1 (en) Pending asymmetric multivibrator
GB1002776A (en) Voltage integrator circuit
SU474910A1 (en) Schmitt trigger
SU479239A1 (en) Comparator
SU434574A1 (en) PULSE SERIES GENERATOR
SU476667A1 (en) Pulse generator
SU526966A1 (en) Time relay
SU681544A1 (en) Monovibrator
SU367537A1 (en) DURATION SELECTOR
SU367528A1 (en) TRIGGER DEVICE
SU430491A1 (en) VOLTAGE CONVERTER IN FREQUENCY
SU452058A1 (en) Pulse shaper