SU472326A1

SU472326A1 - Device for measuring time intervals

Info

Publication number: SU472326A1
Application number: SU1934535A
Authority: SU
Inventors: Анатолий Дмитриевич Южбабенко
Original assignee: Предприятие П/Я Г-4665
Priority date: 1973-06-25
Filing date: 1973-06-25
Publication date: 1975-05-30

Description

через схему «И 7 на опрос счетчика времени, и после схемы задержки 11 п схемы «PIJIH 3 - на вход счетчпка времени пересчетной схемы 9. Этим обеспечиваетс опрос счетчпка времени синхронно с эталонными импульсами . Р1мпульс выхода схемы задержки 11 устанавливает в исходное состо ние триггеры 1 и 2.through the circuit "And 7 to polling the time counter, and after the delay circuit 11 of the circuit" PIJIH 3 - to the input of the time counter of the counting circuit 9. This ensures the interrogation of the time counter synchronously with the reference pulses. The P1 pulse of the output of the delay circuit 11 sets to its initial state the triggers 1 and 2.

Предмет изобретени Subject invention

Устройство дл измерени временных интервалов , содержащее схемы «И и соединенiHde носледовательно генератор эталонных импульсов, коммутатор, линии задержки, пересчетную схему, схему опроса, запоминающее устройство, отличающеес тем, что, с целью новышени точности измерений, оноA device for measuring time intervals, containing the AND schemes and, consequently, the reference pulse generator, the switch, the delay lines, the scaling circuit, the polling circuit, a memory device, characterized in that, in order to improve measurement accuracy, it

снабжено триггерами и схемой «ИЛИ, прнчс1 1 вход коммутатора подключен к входу нервой схемы «И, другой вход которой подключен к единичному выходу первого триггера , а выход подключен к единичному входу второго триггера; выход коммутатора подключен через первую линию задержки к входам второй и третьей схем «И, другие входы которых подключены соответственно к единичному и нулевому выходам второго триггера , выход третьей схемы «И через схему «ИЛИ нодключен к входу нересчетной схемы , а выход второй схемы «И подключен к входам схемы опроса и к входу второй линии задержки, а также через вторую линию задержки , выход которой подключен к нулевым входам обоих триггеров, а также через схему «ИЛИ к входу пересчетной схемы.equipped with triggers and the circuit “OR, prnchs1 1 switch input is connected to the input of the nerve circuit” AND, the other input of which is connected to the single output of the first trigger, and the output is connected to the single input of the second trigger; the switch output is connected via the first delay line to the inputs of the second and third I circuits, the other inputs of which are connected to the single and zero outputs of the second trigger respectively, the output of the third I circuit through the OR circuit, and the output of the second unregister circuit, and connected to the inputs of the polling circuit and to the input of the second delay line, as well as through the second delay line, the output of which is connected to the zero inputs of both triggers, as well as through the scheme “OR to the input of the scaling circuit.

ИЗOF