SU468365A2 - Устройство задержки - Google Patents

Description

I

Изобретение относитс  к радиотехнике и может быть использовано в автоматике. Известно устройство дл  задержки импульсов по авт. св. № 393805 (Устройство задержки).

Однако известное устройство обладает недостато1шой стабильностью длительности задержки.

Целью изобретени   вл етс  повышение стабильности длительности задержки.|0

Дл  этого эмиттер разгч ыкающего ключевого транзистора и эмиттер транзистора порогового каскада подключены к среднему выводу резистивного делител  напр жени  источника питани .15

Вместо резистора делител  напр жени  источника питани , подсоединенного к заземленному полюсу источника питани , введен полупроводниковый диод в пр мом ключений,20

На чертеже приведена приншгаиальна  электрическа  схема устройства.

Устройство дл  задержки импульсов одержит врем задающую RC-цепь, состо нгую из врем задающих резистора 1 и25

конденсатора 2, замьпсающий ключевой транзистор 3, размыкающий ключевой транзистор 4, пороговый каскад на транзисторе 5, генератор импульсов большой скважности, выполненный на транзисторах 6, 7, полупроводниковые диоды 8, 9, 1О, резистивный де;штель напр жени  источника питани , состо щий из резисторов 11, 12, резисторы 13 - 22 и конденсаторы 23, 24.

Эмиттеры транзисторов 4 и 5 подключены к точке соединени  резисторов 11 и 12 резистивного делител .

Вместо резистора 11 может быть включен диод в пр мом включении.

Устройство работает следующим образом .

В исходном состо шии транзисторы 3 и 5 открыты, а транзисторы 4 и 7 закрыты , причем к эмиттерному переходу транзистора 4 приложено напр жение, падающее на резисторе 11, зштирающее переход эмиттер база транзистора 4. При этом к катодам диодов В, 9, Ю приложено запирающее положительное напр жение.

При подаче на вход 25 устройства запускающего импульса полохштельной пол рности транзистор 4 открываетс , а транзистор 5 запираетс . Конденсатор 2 начинает перезар жатьс  через врем задающий резистор 1, источник питани , открытый транзистор 4 и резистор 11, Высокий потенциал на коллекторе транзистора 5, поступающий на резистор 14, переводит генератор импульсов болыыой скважности в автоколебательный режнм. В интервалы времени, когда транзистор 7 открыт, катоды диодов 8, 9, 1О имеют потенциал, близкий к нулевому, в результате чего диоды 8, 9, 10 оказываютс  смещенными, в пр мом направлении, базы транзисторов 3, 4, 5 оказьшаютс  защун- тированными малым сопротивлением открытых диодов 8, 9, 10 и транзистора 7. В эмиттерных цеп х транзисторов 3, 4, 5 включено положительное напр жение, обес .печивающее надежное запирание транзисто- : ров 3, 4, 5, обусловленное падением напр жени  на резисторе 11. В результате этого транзисторы 3, 4, 5 запираютс  и разр д конденсатора 2 прекращаетс .

В момент очередного опрокидыва нн  генератора .больщой скважности происходит запирание транзистора 7. На его кол .лекторе по вл етс  высокий потенциал, запирающий диоды.8, 9, 10, Транзистор 3 открываетс  током через резистор 15. Транзистор 4 открываетс  током чррез резисторы 13 и 16, При этом номиналы резисторов 13 и 16 выбирают с учётом компенсации запирающего напр же1га  на резисторе 11.

Транзистор 5 остаетс  закрытым рицательным потенциалом на базе, который обусловлен током перезар да врем задающего конденсатора 2 и запирающим напр жением на резисторе 11. Перезар д конденсатора 2 протекает в течение интервала времени, пока транзистор 7 закрыт ,

При опрокидывании генератора импульсов больщой скважности процесс перезар да конденсатора 2 прекращаетс  до по влени  следующего положительного по5 ВДиала на катодах днодов 8, 9, 1О. Такой процесс повтор етс  периодачески iдо тех пор, пока потенциал на обкладке конденсатора 2, соединенной с базой тран зистора 6, не достигнет потенциала отпи10 ранн  транзистора 5. Низкий уровень потендиала коллектора транзистора 5, поступающий на резистор 14, обеспечивает закрывание транзистора 7 и срыв автоколебательного процесса генератора им15 пульсов болыпой скважности.

Выходные импульсы устройства снимаютс  с jbbKOfUSi 26. Далее все процессы повтор ютс . , Применение в качестве резистора 11 20i полупроводникового даода позвол ет ста билизироват : напр жение смещени  тран , зисторов 3, 4, 5 при изменении напр жеГ ни  питани , а также осомпенсировать . изменение порога открьшани транзисторо 25 3, 4, 5 при температурных воздействи х.

Предмет изобретени 

Claims (2)

1.Устройство дл  задержки импульсов по авт. св. № 3938О5, отличающеес  тем, что, с целью повышени  стабильности длительности задержки, эмит: i тер размыкающего ключевого транзистора и эмиттер транзистора порогового каскада подключены к среднему выводу резистивного делител  напр же1ш  источника питани ..

2.Устройство по п. 1, о т л и чающеес  тем, что вместо резистора упогм нутого делител  напр жени  источника 1штани , подсоединенного к заземленному

полюсу источника питани , введен полупроводниковый диод в пр мом включении.