SU468178A1 - Pulse Frequency Monitor - Google Patents

Pulse Frequency Monitor

Info

Publication number
SU468178A1
SU468178A1 SU1986115A SU1986115A SU468178A1 SU 468178 A1 SU468178 A1 SU 468178A1 SU 1986115 A SU1986115 A SU 1986115A SU 1986115 A SU1986115 A SU 1986115A SU 468178 A1 SU468178 A1 SU 468178A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
frequency
output
circuit
Prior art date
Application number
SU1986115A
Other languages
Russian (ru)
Inventor
Сергей Александрович Щербаков
Владимир Даниелович Паронджанов
Виктор Иванович Кузнецов
Лариса Дмитриевна Тюрина
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU1986115A priority Critical patent/SU468178A1/en
Application granted granted Critical
Publication of SU468178A1 publication Critical patent/SU468178A1/en

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЧАСТОТЫ ИМПУЛЬСОВ(54) DEVICE FOR CONTROLLING THE FREQUENCY OF PULSES

Изобретение относитс  к дискретной ав: тематике и может быть использовано в устройствах дл  контрол  частоты импульсов методом подсчета импульсов измер емой частоты за эталонный интервал времени, Известные устройства дл  контрол  частты импульсов, содержащие счетчик, управл емый дешифратор, входы которого подключены к выходам счетчика, триггеры и логические элементы, дл  решени  задачи опредеЛенин , находитс  ли измер ема  частота в пределах разрешенных допусков, излишне громоздки и ненадежны,так как требуют использовани  нескольких счетчиков и большого количества триггеров и. логических элементов.The invention relates to a discrete AB: theme and can be used in devices for monitoring the frequency of pulses by counting pulses of the measured frequency over a reference time interval. Known devices for monitoring pulse frequencies containing a counter controlled by a decoder whose inputs are connected to the counter outputs are triggers. and logic elements, for solving the problem of definitenen, whether the measured frequency is within the allowed tolerances is unnecessarily cumbersome and unreliable, since they require the use of several good counters and lots of triggers and. logical elements.

Пель изобретени  - упрощение и повышение надежности устройства,Pel invention - simplifying and improving the reliability of the device,

Это достигаетс  тем, что устройство снабжено схемой задержки, причем первый выход Jrпpaвл eмoгo дешифратора подключен к единичному: входу триггера, нулевой вхрд которого через схему ИЛИ подключен ко второму выходу управл емог о дешифратора , соединенного с единичным входом другого триггера, выходы обоих триггеров подключены ко входам анализатора, опросный вход которого соединен с выходом; схемы И, св занным через схему задержки со сбросовым входом счетчика, другим ; входом схемы ИЛИ и нулевым входом второго триггера , а входы указанной схе мы И подключены к шине подачи импульсов эталонной частоты и к 11улевому выходу триггера со счетным входом.This is achieved by the fact that the device is equipped with a delay circuit, the first output of the J-direction of its decoder is connected to the unit: the trigger input, which has zero zero through the OR circuit connected to the second output of the decoder connected to the other trigger input, the outputs of both triggers are connected analyzer inputs, the polling input of which is connected to the output; And circuits connected via a delay circuit with a counter input to the other; the input of the OR circuit and the zero input of the second trigger, and the inputs of the specified AND circuit are connected to the reference pulse supply bus and to the 11th output of the trigger with a counting input.

На чертеже представлена функциональна  схема предлагаемого устройства дл . ( рол  частоты импульсов.,The drawing shows a functional diagram of the proposed device for. (roll pulse frequency.,

Устройство содержит счетчик 1, выходы которого подключены к входам управл емо- , го дешифратора 2, триггеры 3 и 4, выходы i,которых подключены к анализатору 5, подключенному опросным входом к схеме И 6, соединенную через схему 7 задержки со i сбросовым входом счетчика 1, с нулевым входом триггера 4 и через схему с нулевым входом триггера 3, счетный : триггер 9, вход которого соединен с шиi ной подачи импульсов эталонной частоты, I схему И 10, соедин ющей вход счетчика 1 с шиной подачи импульсов контролируемой частоты. Устройство работает следующим образом В исходном состо нии все триггеры и счетчик наход тс  в нулевом состо нии. Первый импульс эталонной частоты устанавливает счетный триггер единичное состо ние . Частота эталонных импульсов ниже частоты контролируемых импульсов и выбираетс  из расчета необходимой точност измерени . Сигнал на единичном выходе счетного триггера 9 разрешает импульсам контролируемой частоты поступать через схему И 10 на выход счетчика 1, Заполнение счетчика импульсами контролируемой частоты идет до прихода второго импульса эталонной частоты, устанавливающей счетный триггер 9 в ну левое положение. Анализатор 5 по сигналу, поступающему на опросный вход со схемы И 6, вьщает сигнал Норма в случае, если триггер 3 находитс  в единичном, а триггер 4 - в 1гулевомсосто нии; сигнал Нет нормы с одновременной выдачей сигнала Выше нормы - в случае, если триггер 3 находитс  в нулевом, а триггер 4-в единичном со сто нии; сигнал Нет нормы с одновремен ной выдачей сигнала Ниже нормы - в случае, если триггеры 3 и 4 наход тс  в нулевом состо нии. В случае, если контролируема  частота лежит в пределах допусков, в процессе заполнени  счетчика 1 на первом выходе, определ ющем нижний допуск контролируемой частоты, с управл емого дешифратора 2 по вл етс  импульс, поступающий на единичный вход триггера 3, который устанавливает его в единичное состо ние. В момент прихода второго импульса эталонной частоты на выходе схемы И 6 по вл етс  сигнал, поступающий на опросный вход анализатора 5, по которому, с анализатора 8 выдаетс  сигнал Норма В случае, если контролируема  частота лежит выше верхнего допуска, в процессе заполнени  счетчика 1 управл емый дешифратор 2 выдает импульс по первому выходу устанавливающему триггер 3 в единичное состо ние, и затем вьщает импульс по второму выходу, определ ющему верхний допуск контролируемой частоты, устанавли- ваюший триггер 3 в нулевое а триггер 4в един11чное состо ние.The device contains a counter 1, the outputs of which are connected to the inputs of the controllable decoder 2, triggers 3 and 4, the outputs i, which are connected to the analyzer 5 connected by the interrogation input to the AND 6 circuit, connected through the delay circuit 7 to the i reset counter 1, with a zero trigger input 4 and through a circuit with a zero trigger input 3, counting: flip-flop 9, whose input is connected to the pulse supply frequency of the reference frequency, I circuit 10, connecting the input of the counter 1 to the pulse supply bus of a controlled frequency. The device operates as follows. In the initial state, all the triggers and the counter are in the zero state. The first pulse of the reference frequency sets the counting trigger to one state. The frequency of the reference pulses is lower than the frequency of the monitored pulses and is selected on the basis of the required measurement accuracy. The signal at the unit output of the counting trigger 9 allows the controlled frequency pulses to flow through the AND 10 circuit to the output of counter 1, the counter is filled with the controlled frequency pulses before the second reference frequency pulse arrives, setting the counting trigger 9 to the zero position. Analyzer 5, according to the signal coming to the interrogation input from the AND 6 circuit, signals the Norm signal if trigger 3 is in one, and trigger 4 is in the 1st state; Signal No norm with simultaneous signal output Above the norm - in case the trigger 3 is in zero, and the trigger 4 is in unit state; signal No norm with simultaneous signal output Below the norm - in case the triggers 3 and 4 are in the zero state. If the controlled frequency lies within the tolerances, in the process of filling the counter 1 at the first output, which determines the lower tolerance of the controlled frequency, from the controlled decoder 2 there appears a pulse arriving at the single input of the trigger 3, which sets it to one the At the time of arrival of the second pulse of the reference frequency, a signal appears at the output of the AND 6 circuit. The signal arrives at the polling input of the analyzer 5, according to which, from the analyzer 8, a signal is given. Norm The decoder 2 generates a pulse on the first output that sets trigger 3 into one state, and then pulses on the second output, determining the upper tolerance of the controlled frequency, setting trigger 3 to zero and trigger 4 in one general state.

,м,..m

Wt В момент прихода второго импульса эталонной частоты на выходе схемы И 6 по вл етс  сигнал, поступающий на опрос- . ный вход анализатора 5, по которому с анализатора 5 выдаютс  сигналы Нет нормы и Выше нормы. В случае, если контролируема  частота лежит ниже нижнего допуска, в процессе заполнени  сче.тчика 1 на выходах управл емого дешифратора 2 не по вл етс  импульс и триггеры 3 и 4 сохран ют нулевое состо ние , В момент прихода второго импульса эталонной lacTOTbi на выходе схемы И, 6 по вл етс  сигнал, поступающий на опросный вход анализатора 5, по которому с анализатора 5 вьщаютс  сигналы Нет нормы и Ниже нормыСВо всех случа х после прихода второго импульса эталонной частоты сигнал с выхода схемы И 6 через схему 7 задержки через врем ; определ емое этой схемой устанавливает -триггеры 3 и 4 и счетчик 1 в йулевое состо ние, подготавлива  устройство к следующему замеру частоты. Предмет изобретени  Устройство дл  контрол  частоты импульсов , содержащее счетчик, выходы которого подключены к входам управл емого дещифратора , триггеры, схемы И и ИЛИ. шину подачи импульсов эталонной частоты и анализатор, отличающеес  тем, что, с целью упрощени  и повышени  надежности , оно снабжено схемой задержки, причем первый выход управл емого дешифратора подключен к единичному входу триггера нулевой вход которого через схему ИЛИ подключен ко второму выходу управл емого дешифратора, соединенного с единичным входом другого триггера, выходы обоих триггеров подключены ко входам анализатора , опросный вход которого соединен с ВЫХОДОМ схемы И, св занным через схему задержки со сбросовым входом счетчика , другим входом схемы ИЛИ и нулевым входом второго триггера, а входы указанной схемы И подключены к шине подачи импульсов эталонной частоты и к нулевом/выходу триггера со счетным входом .Wt At the time of arrival of the second pulse of the reference frequency at the output of the circuit And 6 there is a signal arriving at the survey. analyzer 5, which sends signals from the analyzer 5 to No norm and Above norm signals. If the monitored frequency lies below the lower tolerance, in the process of filling the meter 1 at the outputs of the controlled decoder 2 a pulse does not appear and the triggers 3 and 4 keep the zero state. At the moment of arrival of the second pulse of the reference lacTOTbi at the output of the circuit And, 6, a signal arrives at the polling input of the analyzer 5, according to which signals from the analyzer 5 are No norm and Below normal In all cases after the second pulse of the reference frequency arrives, the signal from the output of circuit 6 through the delay circuit 7 through time; determined by this scheme sets -triggers 3 and 4 and counter 1 to the zero state, preparing the device for the next frequency measurement. The subject of the invention. A device for controlling the frequency of pulses, comprising a counter, the outputs of which are connected to the inputs of a controlled decipher, triggers, AND and OR circuits. a pulse supply bus of a reference frequency and an analyzer, characterized in that, in order to simplify and increase reliability, it is equipped with a delay circuit, the first output of the controlled decoder is connected to a single trigger input, the zero input of which is OR connected to the second output of a controlled decoder, connected to the single input of another trigger, the outputs of both triggers are connected to the analyzer inputs, the interrogation input of which is connected to the OUTPUT of the AND circuit connected through the delay circuit with the reset input the other input of the OR circuit and the zero input of the second trigger, and the inputs of the specified AND circuit are connected to the reference frequency pulse supply bus and to the zero / trigger output with a counting input.

НорпаNorpa

Нет нормы HopMtT Hume HopMbfNo HopMtT Hume HopMbf norm

SU1986115A 1974-01-14 1974-01-14 Pulse Frequency Monitor SU468178A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1986115A SU468178A1 (en) 1974-01-14 1974-01-14 Pulse Frequency Monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1986115A SU468178A1 (en) 1974-01-14 1974-01-14 Pulse Frequency Monitor

Publications (1)

Publication Number Publication Date
SU468178A1 true SU468178A1 (en) 1975-04-25

Family

ID=20572659

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1986115A SU468178A1 (en) 1974-01-14 1974-01-14 Pulse Frequency Monitor

Country Status (1)

Country Link
SU (1) SU468178A1 (en)

Similar Documents

Publication Publication Date Title
GB2052192A (en) Methods of and circuit arrangements for measuring frequency
US4168467A (en) Measurement of pulse duration
SU468178A1 (en) Pulse Frequency Monitor
US3999136A (en) Pulse repetition frequency detector
US3305786A (en) Rate of change threshold detector
US2913664A (en) Frequency meters
US3676793A (en) Digital frequency lock generator
GB1262671A (en) Sweep oscillator
SU412564A1 (en) DIGITAL FREQUENCY
SU1506432A1 (en) Device for measuring time intervals
SU512429A1 (en) Digital meter
SU457965A1 (en) Single Time Interval Digital Meter
SU363045A1 (en) DIGITAL PHASOMETER
SU371442A1 (en) BIBLIO [; h. Dm. Cl. G Olf 9 / 00УДК 681.124.07 (088.8)
SU455315A1 (en) Control device for measuring time intervals
SU1170372A1 (en) Device for varying pulse repetition frequency
SU824073A1 (en) Digital phase-meter with constant measuring time
SU1024447A1 (en) Device for counting finished products
SU462300A1 (en) Parallel code test pattern sensor
SU391728A1 (en) _ LIBRARIES "']
SU1531024A1 (en) Digital phase meter
SU1018224A1 (en) Pulse repetition frequency discriminator
SU515131A1 (en) Device for measuring frequency and shaft speed
SU378914A1 (en) PRESSURE SWITCH SENSOR SIGNALIZER
SU871149A1 (en) Device for period tolerance control