SU467370A1 - Digital integrator - Google Patents
Digital integratorInfo
- Publication number
- SU467370A1 SU467370A1 SU1973448A SU1973448A SU467370A1 SU 467370 A1 SU467370 A1 SU 467370A1 SU 1973448 A SU1973448 A SU 1973448A SU 1973448 A SU1973448 A SU 1973448A SU 467370 A1 SU467370 A1 SU 467370A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- pulses
- clock
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
8, 9 - дифференцирующие элементы; 10 - элемент 11-триггер; 12 - элемент 13 - генератор тактовой частоты.8, 9 - differentiating elements; 10 - element 11 trigger; 12 - element 13 - clock frequency generator.
Интегратор работает следующим образом.The integrator works as follows.
Со взаимно инверсных выходов аналого-частотного преобразовател 1 импульсы, продифференцированные дифференцирующими элементами 8, 9, поступают через элемент «ИЛИ 10 на вход триггера 11, устанавлива его в единичное состо ние. На вход триггера И через элемент «И 12 поступают импульсы с генератора 13 тактовой частоты, которые переключают триггер 11 в нулевое состо ние вмоменты времени, соответствующие прохождению тактовых импульсов, тем самым осуществл синхронизацию импульсов, поступающих с аналого-частотного преобразовател 1 на блок вычитани 7. Дл исключени возможности потери информационного импульса в том случае, когда он по времени совпадает с импульсом тактовой частоты, выход генератора 13 тактовой частоты соединен с нулевым входом триггера И через элемент «И 12, управл емый сигналом с выхода триггера 11 таким образом, что импульсы тактовой частоты не могут поступать на вход триггера одновременно с импульсами с дифференцирующих элементов 8, 9. Сигналы с триггера 11 поступают на вход блока вычитани 7, на второй (вычитающий) вход которого поступают импульсы с корректирующего генератора 5, синхронизаци которых осуществл етс тактовой частотой с помощью блока синхронизации 6. Разностна частота с выхода блока вычитани 7 поступает в счетчик 3. При прохождении интегрируемого сигнала через минимум датчик минимумов 2 вырабатывает сигнал, который, поступа на счетчик 3, осуществл ет перепись зафиксированного в нем числа в блок регистрации 4, после чего устанавливает счетчик 3 в нулевое состо ние.From the mutually inverse outputs of the analog-frequency converter 1, the pulses differentiated by the differentiating elements 8, 9 are transmitted through the element "OR 10 to the input of the trigger 11, setting it to one state. The input of the trigger And through the element "And 12" receives pulses from the clock generator 13, which switch the trigger 11 to the zero state for a time corresponding to the passage of the clock pulses, thereby synchronizing the pulses from the analog-frequency converter 1 to the subtractor 7 To eliminate the possibility of loss of the information pulse in the case when it coincides in time with the clock frequency pulse, the output of the clock frequency generator 13 is connected to the zero input of the AND trigger via el The “And 12” controlled by the signal from the output of the trigger 11 in such a way that the clock pulses cannot be input to the trigger simultaneously with the pulses from the differentiating elements 8, 9. The signals from the trigger 11 are fed to the input of the subtractor 7, to the second (subtracting ) the input of which receives pulses from the correction generator 5, which is synchronized by the clock frequency using the synchronization unit 6. The difference frequency from the output of the subtracting unit 7 enters the counter 3. When the integrated signal passes through m minimum is at least 2 sensor generates a signal which is received at the counter 3 performs census recorded therein the number in the recording unit 4, and then sets the counter 3 in the null state.
Предмет изобретени Subject invention
Цифровой интегратор, содержащий аналого-частотный преобразователь, счетчик, корректирующий генератор, элемент «И, блок вычитани , блок регистрации, триггер, отличающийс тем, что, с целью повыщени точности устройства, в него введены два дифференцирующих элемента, входы которых подсоединены к соответствующим выходам аналого-частотного преобразовател , элемент «ИЛИ, входы которого подключены к выходам дифференцирующих элементов, а выход - к единичному входу триггера, генератор тактовой частоты, выход которого подключен к одному входу элемента «И, другой вход которого подключен к выходу триггераA digital integrator containing an analog-frequency converter, a counter, a correction oscillator, an AND element, a subtraction unit, a registration unit, a trigger, characterized in that, in order to improve the accuracy of the device, two differentiating elements are inserted into it, whose inputs are connected to the corresponding outputs analog-to-frequency converter, the element “OR, whose inputs are connected to the outputs of differentiating elements, and the output - to a single trigger input, clock generator, the output of which is connected to one input element "and the other input of which is connected to the output of flip-flop
и к одному из входов блока вычитани , блок синхронизации, выход которого подключен к другому входу блока вычитани , а входы соответственно к выходам корректирующего генератора и генератора тактовой частоты,and to one of the inputs of the subtraction unit, the synchronization unit, the output of which is connected to another input of the subtraction unit, and the inputs, respectively, to the outputs of the correction generator and the clock frequency generator,
датчик минимумов, вход которого соединен с другим выходом аналого-частотного преобразовател , а выход - с одним из входов счетчика , другой вход которого подсоединен к выходу блока вычитани , а выход подключенthe sensor of the minima, the input of which is connected to another output of the analog-frequency converter, and the output - to one of the counter inputs, the other input of which is connected to the output of the subtractor, and the output connected
ко входу блока регистрации, причем выход элемента «И подключен к нулевому входу триггера.to the input of the registration unit, with the output of the element “And connected to the zero input of the trigger.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1973448A SU467370A1 (en) | 1973-11-30 | 1973-11-30 | Digital integrator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1973448A SU467370A1 (en) | 1973-11-30 | 1973-11-30 | Digital integrator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU467370A1 true SU467370A1 (en) | 1975-04-15 |
Family
ID=20568594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1973448A SU467370A1 (en) | 1973-11-30 | 1973-11-30 | Digital integrator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU467370A1 (en) |
-
1973
- 1973-11-30 SU SU1973448A patent/SU467370A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1513029A (en) | Synchronisation extractor device | |
ATE3170T1 (en) | CIRCUIT FOR DETERMINING THE PHASE JITTER OF DIGITAL SIGNALS AND THEIR USE. | |
JPS5545151A (en) | Detection circuit for vertical synchronizing signal | |
SU467370A1 (en) | Digital integrator | |
SU486360A1 (en) | Device for registering digital information | |
SU382987A1 (en) | DEVICE FOR GENERATION OF QUANTIZATION SIGNALS | |
JPS5796865A (en) | Ink jet recorder | |
JPS5252616A (en) | Synchronous signal generating circuit in data reading device | |
SU481979A1 (en) | Device for determining the sign of the difference between two frequencies | |
SU420085A1 (en) | DEVICE DEMODULATION AIM-FM-SIGNALS | |
ES437103A1 (en) | Transparent time-division pulse-multiplex digital electric signal switching circuit arrangement | |
SU750730A1 (en) | Time interval-to-code converter | |
SU864578A1 (en) | T flip-flop | |
SU479258A1 (en) | Binary-decimal counter | |
SU475662A1 (en) | Device for recording information | |
SU463238A1 (en) | Device for controlling the accuracy of the frequency tuning of the demodulation path of frequency-controlled signals | |
SU655078A1 (en) | Noise protection device | |
JPS5465582A (en) | Judgement circuit of chattering time | |
JPS5545291A (en) | Pulse multiplying circuit | |
SU402824A1 (en) | TWO-VOLUME DIGITAL PHASOMETER | |
SU746887A1 (en) | Shaper of single pulses synchronized by clock frequency | |
SU1474706A1 (en) | Counter of piece articles | |
SU594580A1 (en) | Arrangement for conversion of pulse trains | |
SU461442A1 (en) | Recorder of phonogram numbers | |
SU418857A1 (en) |