SU455344A1

SU455344A1 - Digital computer control device

Info

Publication number: SU455344A1
Application number: SU1821303A
Authority: SU
Inventors: Рудольф Алексеевич Никоноров
Original assignee: Предприятие П/Я Г-4783
Priority date: 1972-08-15
Filing date: 1972-08-15
Publication date: 1974-12-30

Description

1one

Изобретение относитс к области вычнсл.чтельной техники и может быть использовано при построенпп цнфровых вычнслительных р.гаш1П.The invention relates to the field of computing technology and can be used in the construction of digital computing maps.

Известны устройства управлени , содержащне блок буферной пам ти команд, блок управлени обработкой, адресный выход и выход запроса которого соединены с соответствующими выходами устройства, блок адресации команд, управл юидий вход и выход которого подключены к первому управл ющему выходу и входу блока управлени обработкой, блок поиска операндов, первый уиравл юидий вход и выход которого св заны с вторым управл ющим выходом и входом блока управлеип обработкой, а второй управл ющий вход и выход-с первым управл ющим входом и выходом устройства, блок анализа и модификации команд, первый управл ющий вход и выход которого соединены с третьим управл ющим входом и выходом блока управлени обработкой, адресный выход св зап с адресным входом блока иоиска операндов, а второй управл ющий выход - с третьим управл ющим входом блока иоиска операндов п вторым управл ющим выходом устройства.Control devices are known that contain a command buffer memory block, a processing control block, an address output and a request output of which are connected to the corresponding outputs of the device, a command addressing block whose control input and output are connected to the first control output block and input of the processing control block, block search operands, the first uravlivid input and output of which are associated with the second control output and the input of the control processing unit, and the second control input and output with the first control input and output the device, the unit for analyzing and modifying the commands, the first control input and the output of which are connected to the third control input and output of the processing control unit, the address output connected to the address input of the unit and the search for operands, and the second control output to the third control input of the unit Find operands and the second control output of the device.

Цель изобретени - повыщение быстродействи устройства.The purpose of the invention is to increase the speed of the device.

Это достигаетс тем, что устройство содержит блок адресации результатов, адресныйThis is achieved by the fact that the device contains a block of addressing results, the address

вход которого соединен с выходом блока адресации , а три управл ющих входа подключены соответственно к второму уиравл юидему выходу блока аналнза и модификацииthe input of which is connected to the output of the addressing unit, and three control inputs are connected respectively to the second output of the analog output unit and modification

команд, первому управл ющему входу устройства и второму управл ющему выходу блока поиска оиерандов, элемент «ИЛИ, выход которого соединен с входом блока буферной пам ти команд, первый н второй элементы «И,commands, the first control input of the device and the second control output of the oierand search block, the element "OR, the output of which is connected to the input of the block of the command buffer memory, the first and second elements of the AND,

первые входы которых св заны соответственно с четвертым и п тым управл ющими выходами блока управленп обработкой, вторые входы- с первым выходом блока адресации результата п выходом блока адресации команд,the first inputs of which are associated respectively with the fourth and fifth control outputs of the processing control block, the second inputs with the first output of the address addressing block and the output of the instruction address block,

третьи входы - с первым и вторым информационными входами устройства, а выходы подключены к входам элемента «ИЛР1, третнй и четвертый элементы «И, первые входы которых соедииеиы с выходом блока буферной паМНТП команд, вторые входы - с щестым и седьмым управл ющими выходами блока управленп обработкой, третьи входы - с выходом блока адресации комапд п вторым выходом блока адресации результата, а выходыthe third inputs are with the first and second information inputs of the device, and the outputs are connected to the inputs of the element ILR1, the third and fourth elements And, the first inputs of which are connected with the output of the buffer command-control module, the second inputs with the second and seventh control outputs of the control unit processing, the third inputs - with the output of the addressing unit of the command and the second output of the result addressing unit, and the outputs

иодключеиы соответственно к информациоиному входу блока анализа и модифпкацнн команд и информационному выходу устройства .and keys, respectively, to the information input of the analysis unit and modifying commands and the information output of the device.

Иа чертеже иредставлена схема предлагаемого устройства.Ia drawing and the layout of the proposed device.

Оно содержит блок / адресации результатов , блок 2 буферной пам ти команд, блок 3 адресацнн команд, блок 4 аналнза и модификацнн команд, блок 5 поиска операндов, блок 6 управлени обработкой, элементы «И 7-10, элемент «ИЛИ 11.It contains the block / addressing of the results, block 2 of the instruction buffer memory, block 3 of the address of the commands, block 4 of the analogs and modified commands, block 5 of the search for operands, block 6 of the processing control, elements "AND 7-10, element" OR 11.

Устройство работает следующим образом.The device works as follows.

Команды, считанные нз пам т машины, подаютс на информационный вход 12 и через элемент «И 7 - в блок 2 буферной нам ти команд в соответствии с адресами, поступающими из блока 3 адресации команд. Команды из блока буферной пам ти команд передаютс в блок 4 анализа и модификации команд. Этот блок осуществл ет обработку команды, определ ет исполнительный блок (на чертеже не показан), которому надлежит выполнить комаиду, формирует иа выходе 13 сигнал обращени к этому исиолнительному блоку и блоку 5 иоиска оиерандов. После заверщени или прекращени обработки команды блок анализа и модификации команд посылает в блок 6 управлени обработкой спгнал управлени , ииформирующий последний о возмо/кности начать обработку следующей команды продолжить обработку одной из предыдущих . Выборка и обработка следующей комаиды возможна ири полученщ из блока 3 адресации команд прпзнака о налнчии свободных чеек в блоке 2 буферной иам ти команд.The commands read from the memory of the machine are sent to information input 12 and, through the element "AND 7", to block 2 of the buffer us commands in accordance with the addresses received from block 3 of the addressing commands. Commands from the command buffer memory block are transmitted to block 4 for analyzing and modifying commands. This block processes the command, determines the execution unit (not shown) to be executed by the comaid, generates, at output 13, a signal for accessing this requisitioning unit and block 5 and searching for oierandov. After the command processing is completed or terminated, the command analysis and modification unit sends the control signal to the processing control unit 6, which informs the latter about the possibility to start processing the next command to continue processing one of the previous ones. Sampling and processing of the next comaid is possible from the block 3 of the addressing of commands for the detection of free cells in block 2 of the buffer and these commands.

Блок адресацни результата устанавливает соответствие адреса команды в блоке буферной иам ти комаид номеру иснолнительного блока, к которому произошло обращенпе. Этот адрес хранитс в блоке / адресации результата до по влени и использовани результата обрабатываемой команды.The address addressing block of the result establishes the correspondence of the command address in the buffer and type comaid block to the number of the extra block to which the call occurred. This address is stored in the result block / addressing until the result and use of the result of the command being processed.

При поступлепнн на вход 14 снгиала готовности результата блок / формирует разрешение , а блок 6-сигнал заниси результата выполиенной команды. Результат заиисываетс на место команды, нри выполнении которой он сформировалс .When received at the input 14 of the readiness result, the block / forms the resolution, and the 6-signal unit takes into account the result of the executed command. The result is recorded in the place of the team, the execution of which he formed.

Поиск операнда в блоке буферной нам тн команд осуществл етс блоком 5, который формнрует адрес исполнительного блока. По этому адресу онерапд передаетс пз блока буферной пам тн команд в соответствующий исполнительный блок.The search for the operand in the block of buffer commands and commands is carried out by block 5, which prepares the address of the execution unit. At this address, an onerapd is transferred to a pz block of the buffer command memory in the corresponding execution unit.

Таким образом, от начала выполнени г-й команды до момента использованп результата этой команды в качестве онеранда в /-и команде блок адресацщ результатов устанавливает адресное соответствие между чейкой в блоке буферной пам тн команд нсполннтельпым блоком, в котором выполн етс (-Я комаида , н нсполнительным блоком, в котором пспольз етс результат этой команды как операнд дл /-Й команды.Thus, from the beginning of the execution of the rth command to the moment the result of this command is used as an oneranda in the / and command, the address address result block establishes an address correspondence between the cell in the buffer command block of the command block in which it executes (-I comaid, An optional block in which the result of this command is used as an operand for the / -H command.

Предмет изобретени Subject invention

Устройство )нравлепи инфровой вычислительной машины, содержащее блок буферной иам ти команд, блок унравлени обработкой, адресный выход и выход заироса которого соедииены с соответствуюии1ми выходами устройства , блок адресации команд, управл ющий вход и выход которого соединены с первым управл ющим выходом и входом блока уиравлени обработкой, блок поиска операндов , первый управл ющий вход н выход которого соединены с вторым управл ющим выходом и входом блока управлени обработкой, а второй унравл ющнй вход н выход соединены с первым управл ющи.м входом и выходом устройства, блок аиализа и модификации команд, первый управл ющий вход и выход которого соединены с третьнм управл юид,им входом и выходом блока управленп обработкой , адреспый выход соедпнен с адресны.м входом блока поиска операндов, а второй управл ющий выход - с третьим управл ющпм входом блока попска операндов п вторым унравл ющнм выходом устройства, отличающеес тем, что, с целью увеличени быстродействи , оно содержит блок адресации результатов, адресный вход которого соед1П1ен с выходол: блока адресации команд, а три управл ющих входа подключены соответственно к второму унравл ющему выходу блока анализа и модификации команд, первому управл ющему входу устройства и BTopo.iy управл ющему выходу блока поиска операндов, элемент «ИЛИ, выход которого соедпнен с входом блока буферной пам ти команд, первый и второй элементы «И, нервые входы которых соединены соответственно с четвертым и п тым управл ющими выходами блока управлени обработкой , вторые входы - с первым выходом блока адресацпи результата п выходом блока адресацни команд, третьи входы - с первым и вторым информационными входами устройства , а выходы подключены к входам элемента «ИЛИ, третий и четвертый элементы «И, первые входы которых соединены с выходом блока буферной пам ти команд, вторые входы - с шестым п седьмым управл ющими выходами блока управлени обработкой, третьи входы - с выходом блока адресации команд и вторым выходом блока адресации результата, а выходы иодключены соответственно к И .формационному входу блока аналнза и модификации команд и к информационному выходу устройства.Device (device) of an infromation computer that contains a block of buffer iam commands, a processing control unit, an address output and an output of which is connected to the corresponding outputs of the device, a command addressing unit whose control input and output are connected to the first control output and the control unit processing unit operand search unit, the first control input n the output of which is connected to the second control output and the input of the processing control unit, and the second control input n output connected to the The first control m input and output of the device, the unit for evaluation and modification of commands, the first control input and output of which are connected to the third control unit, the input and output of the processing control unit, the address output connected to the operand search unit, and The second control output is with the third control input of the pop-up operand block and the second control output of the device, characterized in that, in order to increase speed, it contains a block of addressing the results, the address input of which is connected to the output: block addressing commands, and three control inputs are connected respectively to the second control output of the analysis and modification command block, the first control input of the device and BTopo.iy to the control output of the operand search block, the element OR, the output of which is connected to the input of the buffer memory block commands, the first and second elements "And, for the first time the inputs of which are connected respectively to the fourth and fifth control outputs of the processing control block, the second inputs to the first output of the address address block of the result and the output of the address block com The third inputs are with the first and second information inputs of the device, and the outputs are connected to the inputs of the element OR, the third and fourth elements of AND, the first inputs of which are connected to the output of the buffer memory block, the second inputs with the sixth and seventh control the outputs of the processing control block, the third inputs are with the output of the instruction addressing block and the second output of the result addressing block, and the outputs are connected respectively to the information input of the analog block and command modifications and to the information output of the device.

1313