SU452828A1 - Frequency subtractor - Google Patents
Frequency subtractorInfo
- Publication number
- SU452828A1 SU452828A1 SU1913040A SU1913040A SU452828A1 SU 452828 A1 SU452828 A1 SU 452828A1 SU 1913040 A SU1913040 A SU 1913040A SU 1913040 A SU1913040 A SU 1913040A SU 452828 A1 SU452828 A1 SU 452828A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- signals
- circuit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к области радиоэлектроники и может быть использовано в автоматике, цифровой, вычислительной и измерительной технике. Известны устройства дл вычитани частот , содержащие 3 -к триггер, единичный и нулевой входы которого соединены соответственно с первыми входами первой и второй схем совпадени , а единичный и нулевой выходы - со вторыми входами тех ж схем совпадени , выходЭ которых соединены соответственно с первым и вторым вых дами устройства. Однако при совпадении во времени входных сигналов известные схемы на основе О -к триггера работают неоднозначно. С целью устранени этого недостатка в предложенном устройстве первый вход устройства подключен ко входу дополнительного формировател и через схему задержкик единичному входу 3 -к триггера. Первый выход дополнительного формировател соед нен с первым входом дополнительной схемы совпадени , второй вход которой подключен ко второму входу устройства, а вы ход - к нулевому входу дополнительного триггера, единичный вход которого через первое дифференцирующее звено св зан со-вторЫ1Д выходом дополнительного формировател , а единичный выход - с первым входом схемы ИЛИ, второй вход которой соединен со вторым входом устройства, а выход - через второе дифференцирующее звено с нулевым входом 3 - триггера. На фиг. 1 представлена функциональна схема устройства, на фиг. 2 - временные диаграммы его работы. Единичный и нулевой входы D -к триггера 1 соединены с первыми входами первой и второй схем совпадени 2 и 3, вторые входы которых соединены с выходами триггера 1. Выходы схем совпадени 2 и 3 соединены с выходами 4 и 5 устройства . Первый вход 6 устройства соединен с входом дополнительного формировател 7 и через схему задержки 8 - с единичным входом триггера 1. Первый выход формировател 7 соединен с первым входом дополнительной схемы совпадени 9, второй вход которой соединен со вторым входом 10The invention relates to the field of radio electronics and can be used in automation, digital, computing and measuring equipment. A device for subtracting frequencies is known, containing a 3-k trigger, the single and zero inputs of which are connected respectively to the first inputs of the first and second coincidence circuits, and the single and zero outputs to the second inputs of those coincidence circuits, the outputs of which are connected respectively to the first and second output devices. However, when the input signals coincide in time, the known schemes based on the O-k flip-flop work ambiguously. In order to eliminate this drawback in the proposed device, the first input of the device is connected to the input of the additional driver and through the delay circuit to a single input 3-k of the trigger. The first output of the additional shaper is connected to the first input of the additional matching circuit, the second input of which is connected to the second input of the device, and the output is connected to the zero input of the additional trigger, the single input of which through the first differentiating link is connected to the secondary driver and the single input the output is with the first input of the OR circuit, the second input of which is connected to the second input of the device, and the output, via the second differentiating link with zero input 3, of a trigger. FIG. 1 is a functional diagram of the device; FIG. 2 - time diagrams of his work. The single and zero inputs D of the flip-flop 1 are connected to the first inputs of the first and second matching circuits 2 and 3, the second inputs of which are connected to the outputs of the flip-flop 1. The outputs of the matching circuits 2 and 3 are connected to the outputs 4 and 5 of the device. The first input 6 of the device is connected to the input of the additional shaper 7 and through the delay circuit 8 to the single input of the trigger 1. The first output of the shaper 7 is connected to the first input of the additional matching circuit 9, the second input of which is connected to the second input 10
устройства, а выход- с нулевым входом дололнителыю1Х) триггера 11, Еданичный вхид триггера 11 через первое дифференцирующее звено 12 св зан со вторым выходом формировател 7, а единичный выход- 1; первым входом схемы 13 ИЛИ, второй вход которой соединен со входом 10 устройства, а выход - через второе дифференцирующее звено 14 - с нулевым входом триггера 1,the device, and the output with a zero input dololitele 1X) trigger 11, The single input trigger 11 through the first differentiating element 12 is connected with the second output of the former 7, and the single output -1; the first input of the OR circuit 13, the second input of which is connected to the input 10 of the device, and the output through the second differentiating element 14 to the zero input of the trigger 1,
На фиг. 2 обозначено: а - сигналы на входе 6 устройства, в - Сигналы на выходе схемы 8 задержки, с - импульсы на первом выходе формировател 7, ( - импульсы на выходе первого диффёренцирующегх звена 12, е - сигналы на входе 1О устройства,FIG. 2 denotes: a - signals at the input 6 of the device, c - Signals at the output of delay circuit 8, c - pulses at the first output of the driver 7, (- pulses at the output of the first differential link 12, e - signals at the input 1O of the device,
- выходной сигнал дополнительного триг1гора 11, - сигнал на выходе второго Йи1})ференцирующего звена 14. - the output signal of the additional trigger 11, - the signal at the output of the second Yi1}) of the activating link 14.
Сигналы, поступающие по входу 6, npj- ход т на единичный вход тригп-ера 1 с некоторой задержкой, определ емой реишмом работы схемы 8 (фиг. 2 а, е).The signals arriving at the input 6, npj- move t to a single input of the trigger 1 with some delay, determined by the operation of circuit 8 (Fig. 2 a, e).
Если сигналы, поступающие по входу 10 устройства, не совпадают во времени с импульсом на первом выходе формировател 7 (фиг. 2, с), сигнал на выходе схемы 13 ИЛИ по параметрам не отличаетс от входного сигнала на входе 10. На выходе второго дифференцирующего звена 14 сигнал формируетс по заднему фронту входного сигнала, так что сигналы 1Ш входах триггера 1 во времени не совпадают.If the signals arriving at the device input 10 do not coincide in time with the pulse at the first output of the imaging unit 7 (FIG. 2, c), the signal at the output of the circuit 13 OR does not differ in parameters from the input signal at input 10. At the output of the second differentiator 14, the signal is generated at the falling edge of the input signal, so that the signals 1W of the inputs of the trigger 1 do not coincide in time.
В случае совпадени сигнала па выходе формировател 7 с сигналом на. входе 10 (фи1. 2, с, е), импульс с выхода схемы совпадени 9 обеспечивает переключение трнп-ера 11 в состо ние (фиг. 2,). Обратное переключение триггера 11 осуществл етс сигналом cL , совпадающим с аадгшм фронтом имп льса на выходе формировател 7.In case of coincidence of the signal on the output of the driver 7 with the signal on. input 10 (phi1. 2, c, e), the pulse from the output of the coincidence circuit 9 provides for switching trnp-er 11 to the state (Fig. 2,). The reverse switching of the trigger 11 is carried out by the signal cL, which coincides with the auxiliary pulse front at the output of the driver 7.
Поскольку сигнал на нулевом входе три1Гера 1, формируемый вторым дифферен1щрую1цим звеном 14, совпадает с задним фронтом импульса на его входе, то в данном (.:лучае он формируетс с задержкой по отно111е 1ию к сигналам па выходе схемы 8,Since the signal at the zero input of TriGer 1, generated by the second differential link 14, coincides with the falling edge of the pulse at its input, in this (.: Beam it is formed with a delay relative to the signals on the output pa of the output of circuit 8,
Нредложенпа обработка сигналов на входе схем вычитани обеспешвает устой чивую рабогу тритг-ера при произвольномThe processing of signals at the input of the subtraction circuits does not necessarily ensure the stable operation of a tritg-er with arbitrary
временном соотнощении входных сигналов. С изменением фазы сигналов на входе 10 по отношению к импульсам на входе 6 импульсы на выходе второго дифференцирующего звена 14 формируютс позже сигналов на выходе схемы 8 все врем , пока импульсы на входе 1О не начнут опережать сигналы па входе 6. В момент перехода очередной сигнал со входа 10 поступает с задержкой (синхронно с сигналом на выходе первого дифференцирующего звена 12), а последующий, не совпадающий с им пульсом на вьхходе формировател 7, поступает на вход триггера 1 без задержки, раньще сигнала с выхода схемы 8. При атом в промежутке времени, ограниченном двум соседними импульсами на входе 6, на вход триггера 1 поступают два икшульса по входу 10. Это обеспечивает формироранне сигналов на выходе 5 устройства в момент перехода фазы через нулевое значерие .time ratio of input signals. With a change in the phase of the signals at the input 10 with respect to the pulses at the input 6, the pulses at the output of the second differentiating link 14 are formed after the signals at the output of the circuit 8 all the time until the pulses at the input 1O begin to anticipate the signals on the input 6. At the time of the transition the next signal from the input 10 arrives with a delay (synchronously with the signal at the output of the first differentiating element 12), and the next one, which does not coincide with the pulse at the input of the driver 7, enters the input of trigger 1 without delay, earlier than the signal from the output of circuit 8. When the atom is between TKE time limited two consecutive pulses at input 6, the input of the trigger 1 comes on two ikshulsa entry 10. This provides formiroranne signals at the output 5 of the device at the time of phase transition through zero znacherie.
Предмет изобретениеSubject invention
Ус1ройство дл вычитани Часточ-, со- держащее 3 -к триггер, единичный и нулевой входы которого соедине1 ы соответственно с первыми входами первой и второй схем, совпадени , а ед11ничный и нулевой выходы - со вторыми входами тех нее схем совпадени , выходы которых соединены соответственно с первым и вторым выхо. дами устройства, отличающеес Тем, что, с целью повыщени точности ра;боты устройства, первый вход устройства подключен ко входу дополнительногх) формировате;ш и через схему задержки к едини чпому входу J -к триггера; причем первый выход дополнительного фopмиpoвaтeJШ соединен с первым входом дополнительной схемы совпадени , второй вход которой под слюче11 ко второму входу устройства, а выход - к ;нулевому входу дополнптельно1Х) триггера, единнчньй вход которого через первое ди(1) фере1щирующее звено св зан со вторым выходом дополнительного формировател , а единичный выход - с первым входом схеь.п.1 ИЛИ, второй вход которой соединен со вторым входом устройства, а выход - через второе Дл(}и||ерещшрующее звено с. нул вым входрм J -« трипера.A device for subtracting a Partial, containing a 3-k trigger, the single and zero inputs of which are connected respectively with the first inputs of the first and second circuits, matches, and the single and zero outputs with the second inputs of those matching circuits, whose outputs are connected respectively with the first and second output. By the device, characterized by the fact that, in order to increase the accuracy of the device, the first input of the device is connected to the input of an additional form and through the delay circuit to the unit input J of the flip-flop; the first output of the additional formatting module is connected to the first input of the additional matching circuit, the second input of which is connected to the second input of the device, and the output to; the zero input of the additional 1) trigger, the single input of which is connected to the second output through the first (1) ferrous link; an additional driver, and a single output - with the first input of the circuit. Claim 1 OR, the second input of which is connected to the second input of the device, and the output - through the second Dl (} and || track link of the zero input J - “tripper.
66
-ito-ito
/z/ z
iOiO
L ГLg
f wf w
:H: H
anan
гпgp
tttt
сГSG
вat
13 Фиг. 113 FIG. one
riri
-TL-Tl
2 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1913040A SU452828A1 (en) | 1973-04-16 | 1973-04-16 | Frequency subtractor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1913040A SU452828A1 (en) | 1973-04-16 | 1973-04-16 | Frequency subtractor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU452828A1 true SU452828A1 (en) | 1974-12-05 |
Family
ID=20551059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1913040A SU452828A1 (en) | 1973-04-16 | 1973-04-16 | Frequency subtractor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU452828A1 (en) |
-
1973
- 1973-04-16 SU SU1913040A patent/SU452828A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU452828A1 (en) | Frequency subtractor | |
SU725048A1 (en) | Arrangement for measuring dynamic parameters of microcircuits | |
SU741179A1 (en) | Device for determining sign and discriminating signals of difference and sum of frequencies | |
SU624350A1 (en) | Pulse discriminator | |
SU615508A1 (en) | Image recognition device | |
SU1112371A1 (en) | Device for recovering signal | |
SU387526A1 (en) | PULSE DISTRIBUTOR | |
SU645100A1 (en) | Arrangement for measuring the characteristics of two-signal selectivity of objects | |
SU579684A1 (en) | Phase discriminator | |
SU262168A1 (en) | DEVICE FOR RECEPTION OF DIFFERENCE OF FREQUENCIES OF TWO SIGNALS | |
SU423095A1 (en) | DIGITAL MEASURING CENTER RECTANGULAR VIDEO IMPULSES | |
SU900443A1 (en) | Analogue-digital converter | |
SU613275A1 (en) | Method of subtracting time-diversity signals | |
SU1005294A1 (en) | Converter of pulse train into square-wave pulse | |
SU530463A1 (en) | Variable frequency converter | |
SU519720A1 (en) | Device for reproducing latency | |
JPS57194378A (en) | Test circuit of electronic clock | |
SU1201778A1 (en) | Apparatus for determining moment of two frequency equality | |
SU579698A1 (en) | Discrete integrator | |
SU544115A1 (en) | Clock synchronization device | |
SU452056A1 (en) | Square pulse generator | |
SU1529450A1 (en) | Controllable frequency divider | |
SU1410078A1 (en) | Device for counting objects | |
SU566301A2 (en) | Frequency-phase comparator | |
SU599339A2 (en) | Periodic pulse discriminating arrangement |