SU447625A1

SU447625A1 - Устройство дл измерени амплитуды одиночных импульсов

Info

Publication number: SU447625A1
Application number: SU1819694A
Authority: SU
Inventors: Виктор Андреевич Говорунов; Павел Парфенович Никифоров
Original assignee: Харьковское Высшее Военное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority date: 1972-08-17
Filing date: 1972-08-17
Publication date: 1974-10-25

Description

I

Изобретение относитс к радиотехнике | измерений и может быть использовано а радио- и электроэнергетических системах в тех случа х, когда диапазон измерени параметров одиночных или редко повтор ю- 5 щихс импульсов велик.

Известны устройства дл измерени амплитуды одиночных импульсов, содержащие

Н идентичных параллельно включенных Каналов, число которых соответствует числу уровней дискретного квантовани амплитуды измер емого импульса, причем каждый канал состоит из последовательно соединенных амплитудного дискриминатора и ключевого запоминающего элемента, кроме,того, на выход устройства подключен индикатор.

Эти устройства дают большую погрещность, когда форма импульса мен етс в процессе измерени в широких пределах. Особенно это ощутимо, длительность фронта и спада измер емого импульса велика.

Цель изобретени - повышение точности измерени .

Дл этого в каждый канал пpeдлaгaeмofo устройства введены последовательно соединенные логические элементы ИЛИ/НЕ и ТГ, выход последнего подключен к индикатору, причем выход ключевого запоминающего , элемента всех каналов, кроме tX -ого, соединен с одним из входов логического элемента И и первым входом логического элемента ИЛИ/НЕ предыдущего канала, другой вход (логического элемента ИЛИ/НЕ св зан с выходом амплитудного дискриминатора и входом формировател импульсов задержки, кроме того, выход формировател импульсов задержки соединен с одним из входов ключевого запоминающего элемента

На черте е изображена блок-- ;хема предлагаемого устройства.

Устройство содержит амплитудные дискриминаачэры 1.-1„ , ключевые запоминающие элементы 2-2 , логические элемеигы ИЛИ/НЕ a.j,-3j и И 4. ,инд11кат(3ры

Sj -Sjrj , формирователь 6 импульса задержки .

Измер емый импульс одновременно поступает на входы всех амплитудных диск|,1 минаторов, где он преобразуетс в iiMiiyjr}: c

с нормированными фронтами по длительности , равный измер емому.

Каждый дискриминатор настроен на определенный уровень измерени напр жени по принципу от низшего (1) к высшему

(1 ). С выхода дискриминатора 1

сформ1фованный импульс поступает на первые входы логических элементов ИЛИ/НЕ 3 -3 , с выхода которых подаетс сигнал

запрета на схемы И. Этим осуществл етс блокировка соответствующих схем И на прот жении всего времени действи измер емого импульса. С выхода запоминаюи х элементов сигнал поступает на

вторые входы схем И соответствуюиих им каналов и схемы И ЛИ/НЕ предыдущих ка налов. Таким образом, независимо от форм измер емого импульса сигнал на входе соответствующего индикатора возникает только в том случае, когда на два входа схемы И одновременно поступают сигналы. Это происходит тогда, когда измер емый импульс оканчиваетс , т.е. снимаетс сиmail запрета на первых входах ИЛИ/НЕ, а второй вход соответствующей схемы ИЛ11/НЕ не будет заблокирован сигналом с ; апоминаюше1 о элемента последующего канала. Длительность времени поступлени информации на индикатор определ етс его инерционностью и задаетс формирователем ti, который формирует импульс заданной длительности в момент окончани действи

измер емого импульса. Этим же импульсом (его задним фронтом) возвращаютс в исхоное состо ние запоминающие устройства, Схема готова к новому измерению.

Предмет изо-, ретени

Устройство дл измерени амплитуды одиночных импульсов, содержащее п идентичных параллельно включеннь1х каналов, число которых соответствует числу уровней i дискретного квантовани амплитуды изме: р емого импульса, причем каждый канал состоит из последовательно соединенных амплитудного дйскриминатчэра и ключевого запоминающего элемента, кроме того, на выход устройства подключен индикатор, отличающеес тем, что, с целью повышени точности измерени , в каждый канал устройства введены последовательно соединенные логические элементы ИЛИ/} Е и И, выход последнего подключен к индикатору, причем выход ключевого запоминающего элемента всех каналов кроме Л, -ого, соединен с одним иа i

входов логического элемента И и первым входом логического элемента И ЛИ/НЕ предыдущего канала, друтой вход лог-ического элемента ИЛИ св зан с выходом амплитудного дискриминатора и входом формировател импульсов задержки, кроме того, выход формировател импульсов задержки соединен с одним из входов кл1сневого запоминающего элемента.