SU445171A1 - Device for generating multi-frequency signals - Google Patents
Device for generating multi-frequency signalsInfo
- Publication number
- SU445171A1 SU445171A1 SU1732191A SU1732191A SU445171A1 SU 445171 A1 SU445171 A1 SU 445171A1 SU 1732191 A SU1732191 A SU 1732191A SU 1732191 A SU1732191 A SU 1732191A SU 445171 A1 SU445171 A1 SU 445171A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- control
- trigger
- output
- voltage
- Prior art date
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
1one
Изобретение относитс к радиотехнике и предназначено дл генерировани сигналов с дискретной частотной модул цией применительно к передаче дискретных сообщений.The invention relates to radio engineering and is intended to generate signals with discrete frequency modulation as applied to the transmission of discrete messages.
Известны устройства дл формировани многочастотных сигналов, содержащие последовательно включенные квадратурные фазовые смесители частоты или управл емый делитель частоты.Devices for generating multi-frequency signals are known, comprising a series-connected quadrature phase frequency mixer or controlled frequency divider.
К недостаткам в первом случае следует отнести невозможность эффективного подавлени побочных колебаний, а во втором - повыщенное содержание гармоник в выходном сигнале, что после фильтрации приводит к по влению паразитной амплитудной модул ции .The disadvantages in the first case are the impossibility of effectively suppressing side oscillations, and in the second, the increased harmonic content in the output signal, which, after filtering, leads to the appearance of parasitic amplitude modulation.
Цель изобретени - увеличение числа частотных позиций в области радиочастот и снижение уровн гармоник в выходном сигнале .The purpose of the invention is to increase the number of frequency positions in the radio frequency domain and reduce the level of harmonics in the output signal.
Поставленна цель достигаетс введение.м коммутатора, соединенного с кварцевым генератором , выходы которого соединены с его же управл ющими входами через два счетчика и триггер управлени , причем каждый из упом нутых счетчиков содержит дополнительные коммутаторы, выходы которых соединены с одним из выходов триггера управлени через регистр сдвига, триггер и каскады совпадени , к вторым входам которых под2The goal is to introduce an M switch that is connected to a crystal oscillator, the outputs of which are connected to its own control inputs via two counters and a control trigger, each of these counters containing additional switches, the outputs of which are connected to one of the control trigger outputs via a register shift, trigger and coincidence cascades, to the second inputs of which sub 2
ключен внешний источник управл ющих сигналов .An external control signal source is included.
На чертеже приведена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.
Устройство содержит электронные коммутаторы 1 и , триггеры 2 и 2, линии задержки 3 и 3, ключи 4, 5, 6, 4, 5 и 6, бинарные делители частоты 7 и 7, счетчики 8 и 8 длительностей полупериодов выходного сигнала, кварцевый генератор 9, электронный коммутатор 10, управл ющий триггер 11, схемы совпадений 12 и 13, инвертор 14, триггер 15 и регистр сдвига 16.The device contains electronic switches 1 and, triggers 2 and 2, delay lines 3 and 3, keys 4, 5, 6, 4, 5 and 6, binary frequency dividers 7 and 7, counters 8 and 8 durations of half-periods of the output signal, crystal oscillator 9 , an electronic switch 10, a control trigger 11, a coincidence circuit 12 and 13, an inverter 14, a trigger 15 and a shift register 16.
Принцип действи устройства заключаетс в с чедующем.The principle of operation of the device is in the head.
Высокочастотное напр жение от кварцевого генератора 9 поступает через коммутатор 10 на один из счетчиков, например на счетчик 8, а управл ющее напр жение подведено к ключам 4 и 4. Отсчитав N периодов высокочастотного напр жени , счетчик 8 свои;м выходным импульсом переключает управл ющий триггер 11 во второе устойчивое положение , что соответствует отключению напр жени кварцевого генератора от счетчика 8 и подключению его к счетчику 8. Последний в данном случае тоже отсчитывает N периодов высокочастотного напр жени и свои.м выходным импульсом переключает коммутатор 10 в его первоначальное положение. Такое переключение коммутатора с частотой, равной 1/2NT, где Т - период высокочастотного напр жени , происходит до тех пор пока не по витс управл ющий сигнал от регистра сдвига на ключах 5 и 4. После этого частота выходного напр жени становитс рапной i/(2N-}-l)T, так как отподы линий задержки 3 и 3 выполнены с интервалом, равгым Т. При подаче управл ющих сигналов на ключи 5 и 5 частота на выходе устройства принимает значение 1/()T и т. д. Пз нриведенного видно, что асимметри полунериодов выходного напр женн не превыщает величины одного периода высокочастотного напр жени , чем достигаетс получение минимального уровн высших гармоинк всех частотныхсоставл ющих в выходном сигнале. Принцип действи счетчиков 8 и 8 напоминает работу всего устройства. Переменное напр жение, подведенное к коммутаторам 1 или 1, подключаетс последппми либо к липи м задержки 3 нлн 3, которые вместе с ключами 4, 5, 6 нли 4, 5, 6 образуют делители частоты с переменными коэффициентами , либо к бинарным делнтел м 7 или 7. Как и в предыдущем рассмотреппи, коммутатор 1 уиравл етс триггером 2, па управл юп1ие входы которого поступают импульсы с ключей 4, 5, 6 и бинариого делител 7. Совокупность коммутаторов (1, 1), линнй задержкн, триггеров (2, 2) и бинарных делнтелей образует счетчики числа периодов выходного напр жени коммутатора 10. Схема управлени работой счетчиков 8 и 8, состо ща из элемеитов 12, 13, 14, 15 и 16, 5 10 15 20 25 30 35 -дает возможность управл ть длительностью циклами выходного сигнала, не наруша услови разрыва фазы при произвольных длительност х имиульсов управл ющего напр жени в силу того, что переключение триггера 15 }зыполн етс первым фронтом выходного папр51жени , что достигаетс путем подачи сигнала информации на схему совпадени 12 через инвертор 14, а на схему 13 - непосредственно . Предмет изобретени Устройство дл формировани многочастотных сигналов, содержащее последовательно включенные кварцевый генератор, управл ющий каскад и управл емый делитель частоты, выход которого соединен с вторым выходом управл ющего каскада через одповибраторы и сумматор, отличающеес тем, что, с целью увеличени числа частотных позиций в области радиочастот и сиижени уровн гармоиик в выходном сигнале, в устройство введен коммутатор, соединенный с упом нутым кварцевым генератором, выходы которого соединены с его же управл ющими входами через два счетчика и триггер управлеии , причем каждый из упом нутых счетчиков содержит дополпительные коммутаторы, выходы которых соединены с одним из выходов триггера управлени через регистр сдвига , триггер и каскады совпадени , к вторым входам которых подключен внешний источник управл юии-ix сигналов.The high-frequency voltage from the crystal oscillator 9 is fed through the switch 10 to one of the counters, for example, counter 8, and the control voltage is connected to keys 4 and 4. After counting the N periods of high-frequency voltage, the counter 8 has its own; m output pulse switches the control trigger 11 to the second stable position, which corresponds to disconnecting the voltage of the quartz oscillator from counter 8 and connecting it to counter 8. The latter in this case also counts N periods of high-frequency voltage and its own output impulses Switch switches 10 to its original position. Such switching of the switch with a frequency of 1 / 2NT, where T is the period of high-frequency voltage, occurs as long as the control signal from the shift register on the keys 5 and 4 does not appear. After that, the output voltage frequency becomes a major i / ( 2N -} - l) T, since delay lines 3 and 3 are removed at intervals equal to T. When control signals are applied to keys 5 and 5, the frequency at the output of the device takes on the value 1 / () T, etc. Pz This shows that the asymmetry of the output wave half-periods does not exceed the magnitude of one period in sokochastotnogo voltage than that achieved by obtaining the minimum level higher garmoink chastotnyhsostavl all constituents in the output signal. The principle of operation of counters 8 and 8 resembles the work of the entire device. The alternating voltage supplied to switches 1 or 1 is connected either to a delay of 3 nln 3, which, together with keys 4, 5, 6, 4, 5, 6, form frequency dividers with variable coefficients, or binary dividers 7 or 7. As in the previous review, switch 1 is controlled by trigger 2, the control unit of which receives impulses from keys 4, 5, 6 and binary divider 7. The combination of switches (1, 1), delay delay, triggers (2, 2) and binary delntels form counters of the number of periods of the output commutation voltage torus 10. A control circuit for the operation of counters 8 and 8, consisting of elements 12, 13, 14, 15 and 16, 5 10 15 20 25 30 35 — makes it possible to control the duration of the output signal cycles without violating the phase discontinuity condition with arbitrary duration The control voltage emulses are due to the fact that the switching of the trigger 15} is performed by the first front of the output terminal, which is achieved by applying the information signal to the coincidence circuit 12 through the inverter 14, and directly to the circuit 13. Object of the Invention A device for generating multi-frequency signals comprising a series-connected crystal oscillator, a control stage and a controllable frequency divider, the output of which is connected to the second output of the control stage through an oscillator and an adder, characterized in that in order to increase the number of frequency positions in the region radio frequency and harmonic level shifts in the output signal, a switch is connected to the device, connected to the quartz oscillator, whose outputs are connected to its own control conductive inputs of two counters and a trigger upravleii, wherein each of said counters comprises dopolpitelnye switches, the outputs of which are connected to one of the outputs of the flip-flop control through a shift register, trigger and cascades matcher to the second input of which is connected to an external source of controlled yuii-ix signals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1732191A SU445171A1 (en) | 1971-12-31 | 1971-12-31 | Device for generating multi-frequency signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1732191A SU445171A1 (en) | 1971-12-31 | 1971-12-31 | Device for generating multi-frequency signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU445171A1 true SU445171A1 (en) | 1974-09-30 |
Family
ID=20498439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1732191A SU445171A1 (en) | 1971-12-31 | 1971-12-31 | Device for generating multi-frequency signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU445171A1 (en) |
-
1971
- 1971-12-31 SU SU1732191A patent/SU445171A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3548342A (en) | Digitally controlled amplitude modulation circuit | |
GB793799A (en) | Improvements in logical elements | |
GB1180418A (en) | Waveform Synthesizer | |
US4354124A (en) | Digital phase comparator circuit | |
JPH0129469B2 (en) | ||
US3525941A (en) | Stepwave converter | |
US4352210A (en) | Linear mixer with reduced spurious responses | |
US3995222A (en) | Sinusoidal waveform generator | |
SU445171A1 (en) | Device for generating multi-frequency signals | |
JP3649874B2 (en) | Frequency divider circuit | |
RAHMAN et al. | A simple three-phase variable-fraquency oscillator | |
JPH0645930A (en) | Frequency synthesizer | |
SU1322409A1 (en) | Generator of modulated signal | |
SU604177A1 (en) | Frequency manipulator | |
JPH067383Y2 (en) | Clock generator | |
KR940012090A (en) | Clock divider | |
SU692068A1 (en) | Gate-type phase detector | |
KR890007399Y1 (en) | Cluck signal generator of electronic circuits | |
SU652725A1 (en) | Frequncy manipulator | |
SU780154A1 (en) | Zero beating discriminator | |
RU43704U1 (en) | SIGNAL MODULATOR | |
SU780148A1 (en) | Frequency multiplier | |
SU1700721A1 (en) | Device for controlling the voltage inverter | |
SU843246A1 (en) | Frequency divider with any integer countdouwn | |
SU756623A1 (en) | Device for exciting magnetic modulator |