SU445141A1

SU445141A1 - Pulse delay device

Info

Publication number: SU445141A1
Application number: SU1806040A
Authority: SU
Inventors: Николай Адамович Ярмош; Анатолий Михайлович Ишутинов; Александр Григорьевич Сиваков
Original assignee: Институт Технической Кибернетики Ан Бсср
Priority date: 1972-07-06
Filing date: 1972-07-06
Publication date: 1974-09-30

Description

Изобретение относитс к радиотехнике и может использоватьс в автоматических устройствах управлени .The invention relates to radio engineering and can be used in automatic control devices.

Известно устройство задержки импульсов, содержащее врем задающий конденсатор, одна обкладка которого подключена к выходу триггера , соединенного первым входом с источником импульсов запуска, вторым входом - с выходом третьего инвертора, а вторым выходом через токозадающий резистор и диод с общим выводом источника питани и с входом первого инвертора, второй вход которого подключен к источнику тактовых импульсов, а выход - к входу второго инвертора.A pulse delay device is known that contains a time specifying a capacitor, one plate of which is connected to the output of a trigger connected by a first input to a source of start pulses, a second input to an output of a third inverter, and a second output through a current-supplying resistor and a diode to a common output of a power source and to an input the first inverter, the second input of which is connected to the source of clock pulses, and the output - to the input of the second inverter.

Цель изобретени - увеличение времени задержки.The purpose of the invention is to increase the delay time.

дл этого в устройство введен трансформатор, первична обмотка которого включена между точкой соединени токозадающего резистора и диода и второй обкладкой врем задающего конденсатора, а вторична обмотка шунтирована диодом и включена между входом третьего инвертора и выходом второго инвертора .To do this, a transformer is introduced into the device, the primary winding of which is connected between the connection point of the current-generating resistor and the diode and the second plate is the time of the drive capacitor, and the secondary winding is shunted by the diode and connected between the input of the third inverter and the output of the second inverter.

На чертеже приведена блок-сх& ма предлагаемого устройства.The drawing shows the block-c & m of the proposed device.

Устройство содержит врем задающий конденсатор I, одна обкладка которого подключена к выходу триггера 2, соединенного первым входом с источником 3 импульсов запуска, а вторым входом - с выходом инвертора 4. Один из выходов триггера 2 подключен к входу инвертора 5, второй вход которого соединен с источником 6 тактовых импульсов. Выход инвертора 5 подключенк входу инвертора 7.The device contains the time setting capacitor I, one plate of which is connected to the output of flip-flop 2, connected by the first input to the source of 3 trigger pulses, and the second input - to the output of the inverter 4. One of the flip-flop 2 is connected to the input of the inverter 5, the second input of which is connected to source of 6 clock pulses. The output of the inverter 5 is connected to the input of the inverter 7.

Первична обмотка 8 трансформатора 9. включена между точкой соединени токозадающего резистора Ю с диодом II и второй обкладкой врем задающего конденсатора I. Вторична обмотка 12 трансThe primary winding 8 of the transformer 9. is connected between the connection point of the current-setting resistor Yu with diode II and the second plate of the time of the driving capacitor I. The secondary winding 12 trans

фсфматора 9 шунтирована диодом 13 и включена межд входом инвертора 4 и выходом инвертора 7.fsfmatora 9 shunted diode 13 and is connected between the input of the inverter 4 and the output of the inverter 7.

Устройство работает следующим образом.The device works as follows.

В исходном состо нии тактовые импульсы поступают на один из входов инвертора 5. Низкий потенциал (с выхода элемента 14), подаваемый на другой вход инвертора 5, запрещает формирование импульсов на его выходе. Благодар высокому потенциалу на выходе элемента 15, вход щего в состав триггера 2, и низкому потенциалу на диоде 11, конденсатор 1 находитс в зар женном состо нии.In the initial state, clock pulses are fed to one of the inputs of the inverter 5. A low potential (from the output of element 14) supplied to another input of the inverter 5 prevents the formation of pulses at its output. Due to the high potential at the output of the element 15, which is part of the flip-flop 2, and the low potential at the diode 11, the capacitor 1 is in the charged state.

При поступлении импульсов запуска триггер 2 перебрасываетс , и на выходе элемента 14 устанавливаетс высокий потенциал, а на выходе элемента 15 - низкий. Это вызывает разр д конденсатора 1 через первичную обмотку 8 трансформатора 9 и резистор 10. При этой на выходах инверторов 5 и 7 формируютс импульсы.When trigger pulses arrive, trigger 2 is thrown, and a high potential is established at the output of element 14, and a low potential at the output of element 15. This causes the discharge of the capacitor 1 through the primary winding 8 of the transformer 9 and the resistor 10. At this, pulses are generated at the outputs of the inverters 5 and 7.

Ток разр да конденсатора I смещает сердечник трансформатора 9 что преп тствует прохождению тактовых импульсов, по вившихс на вторичной обмотке 12. В момент разр да конденсатора 1 сопротивление пиохождению импульсов по вторичной обмотке 12 трансформатора 9 резко уменьшаетс . Это приводит к срабатыванию инвертора 4 и переключению триггера 2 в прежнее состо ние .The discharge current of the capacitor I displaces the core of the transformer 9, which prevents the passage of clock pulses on the secondary winding 12. At the time of discharge of the capacitor 1, the resistance to the pulse passing over the secondary winding 12 of the transformer 9 decreases sharply. This leads to the operation of the inverter 4 and the switching of the trigger 2 to the previous state.

Далее циклы работы повтор ютс .Further, the cycles of operation are repeated.

Предмет изобретени Subject invention

Устройство задержки импульсов , содержащее вреи задающий конденсатор , одна обкладка которого подключена к выходу триггера, соединенного первым входом с источником импульсов запуска, вторым входом - с выходом третьего инвертора , а вторым выходом - через токозадающий резистор и дкод с общим выводом источника питани и с входом первого инвертора, второй вход которого подсоединен к источнику тактовых импульсов, а выход - к входу второго инвертора отличающеес тем, что с целью увеличени времени задержки , в него введен трансформатор, первична обмотка которого включена между точкой соединени токозадающего резистора и диода и второй обкладкой врем задающего конденсатора, а вторична обмотка шунтирована диодом и включена между входом третьего инвертора и выходом второго инвертора.A pulse delay device containing a time setting capacitor, one plate of which is connected to the output of a trigger connected by a first input to a source of starting pulses, a second input to an output of a third inverter, and a second output through a current-supplying resistor and dc to a common output of a power source and to an input The first inverter, the second input of which is connected to the source of clock pulses, and the output to the input of the second inverter is characterized in that in order to increase the delay time, a transformer is inserted into it, first on which winding is connected between the connecting point voltage driving resistor and diode and said second electrode defining the time of the capacitor and the secondary winding shunted diode and connected between the input of the third inverter and the output of the second inverter.