SU440758A1 - Одноканальное устройство дл асинхронного управлени -фазным вентильным преобразователем - Google Patents

Description

1

Изобретение относитс  к асинхронным оДноканальным системам управлени  вентильными преобразовател ми и содержит общий управл емый генератор, частота которого  вл етс  функцией сигнала ошибки, и распределитель импульсов по фазам вентильного преобразовател .

Системы такого типа охватываютс  обратной св зью по регулируемому выходному параметру преобразовател  (напр жению, току , скорости двигател  и т. д.), позвол ющей осуществл ть астатическое регулирование параметра без применени  дополнительных регул торов .

Предложенное устройство отличаетс  тем, что оно снабжено вторым интегратором со своей цепью сброса, подключенным параллельно -первому интегратору, причем цепь сброса через логический элемент ИЛИ св зана с выходами распределител  импульсов.

Это позвол ет исключить ошибки управлени , возникающие из-за размыкани  системы на врем  сброса интегратора.

На чертеже изображена схема одноканального устройства дл  управлени  трехфазным вентильным преобразователем.

На схеме: I - вход сигнала управлени ; 2 - вход сигнала отрицательной обратной св зи по регулируемому параметру; 3 - вход сигнала смещени ; 4, 5-интеграторы (oneрационные усилители), охваченные емкостнэй обратной св зью; 6, 7 - электронные ключи, например полевые транзисторы; 8 - пороговый элемент (операционный усилитель); 9 - обмотка импульсного трансформатора ограничени  минимального значени  угла управлени ; 10 - элемент ИЛИ, осуществл ющий логическое суммирование сигналов: управл ющего (выход порогового элемента 8) и ограничени  амакс (обмотка 9); 11 - первый потенциальный триггер; 12 - элемент И с запретом , осуществл ющий логическое перемножение сигналов выхода предыдущей  чейки распределител  импульсов, элемента 10 и инвертированного сигнала; 13 - обмотка пмпульсного трансформатора ограничени  минимального значени  угла управлени  амин; 14-- второй потенциальный триггер; 15-элемент «Запрет , осуществл ющий запрет передачи сигналов с пр мого выхода триггера II на первый вход триггера 14 сигналом выхода элемента 10; 16 - элемент И, осуществл ющий логическое перемножение сигналов пр .мого выхода первого триггера II и инверсного выхода второго триггера 14; 17 - элемент ИЛИ, осуществл ющий логическое суммирование выходных сигналов всех  чеек распределптел ; 1в - потенциальный триггер со счетны.м входом, осуществл ющий попеременное замыкание ключей 6 и 7; 19 - сопротивление, определ ющее величину порога срабатывани  порогового элемента 8; 20, 21, 22 -  чейки распределител  импульсов фаз А, В к С соответственно; 23, 24, 26 -  чейки формирователей-усилителей управл ющих импульсов.

При сигнале ошибки, равном нулю, устанавливаетс  такой сигнал смещени  (вход 3), чтобы врем  нарастани  напр жени  на выходе . интегратора, производ щего интегрирование в данном интервале (например интегратора 4) до значени , определ емого порогом срабатывани  элемента 8, соответствовало интервалу между импульсами управлени  преобразовател , т. е. 2 /т (т - число фаз преобразовател ).

Порог срабатывани  элемента 8 определ етс  напр жением смещени  на входе 3 и величиной сопротивлени  19.

В установившемс  режиме выдача сигнала, например, на выходе  чейки 20 распределител  фазы А происходит при следующих услови х: триггер И взведен (на пр мом выходе сигнал «О) импульсом начала диапазона с обмотки 13, предыдуща   чейка 22 сработала, т. е. на средний вход элемента 12 подан сигнал «1.

При достижении выходным сигналом интегратора величины срабатывани  порогового элемента 8 на верхний по схеме вход элемента 12 поступает сигнал «1. Так как к этому времени импульс с обмотки 13 закончилс , элемент 12 подает сигнал «1 на верхний вход триггера 11. На пр мом выходе триггера И по вл етс  сигнал «1. Так как до этого момента на инверсном выходе триггера ,14 имеетс  также сигнал «1, элемент 16 пропускает сигнал на  чейку 23.

Одновременно сигнал «1 через элемент 17 и триггер 18 попадает на входы электронных ключей 6 и 7. Ключ 6 замыкаетс  и сбрасывает верхний интегратор, ключ 7 размыкаетс , и нижний интегратор вступает в работу, подготавлива  выдачу следующего импульса управлени .

При сбросе интегратора на выходе элемента 8 по вл етс  сигнал «О. Этот сигнал отпирает элемент 15, и триггер 14 перебрасываетс  в положение, при котором на его пр мом выходе сигнал «1, а на инверсном - «О. Элемент 16 запираетс .

Таким образом, длительность сигнала на выходе элемента 16 обусловлена временем нахождени  в закрытом состо нии элемента 15, т. е. временем наличи  сигнала на выходе элемента 8.

Сигнал «1 с пр мого выхода триггера 14 подаетс  на вход следующей  чейки 21 распределител . Далее процесс повтор етс .

По достижении выходным сигналом интегратора порога срабатывани  элемента 8 сигнал «1 подаетс  на все фазные блоки. При этом реагирует только та  чейка распределител  импульсов, в которой триггер 11 предварительно взведен сигналом обмотки 13. В остальных  чейках этот триггер сброшен, поэтому сигналы, приход щие с выхода элемента 8, не измен ют их состо ни .

Если интегратор сигнала ошибки на интервале между импульсами управлени  соседних фаз не равен нулю, т. е. среднее значение регулируемого параметра на равно заданному, сигнал на выходе интегратора соответственно раньше или позже достигнет значени  порога срабатывани  элемента 8, что будет соответствовать сокращению или увеличению интервалов между импульсами управлени  вентил ми , т. е. их сдвигу по фазе соответственно вперед или назад до тех пор, пока регулируемый параметр не станет равным по среднему значению заданной величине.

Движение импульсов управлени  по фазе вперед ограничено моментом подачи им-пульсов с обмотки 13. Например, если после срабатывани  фазы

С ( чейка 22) больша  величина отрицательного сигнала ошибки вызывает по вление сигнала «1 на выходе элемента 8 до подачи импульса с обмотки 13, то на выходе элемента 16  чейки 20 фазы А и.мпульс не по вл етс , так как элемент 16 закрыт сигналом «О с инверсного выхода триггера 14. В момент, соответствующий минимальному значению угла управлени  дл  фазы Л, с обмотки 9 поступит импульсный сигнал «1, который кратковременно выключит элемент 12, чтобы сигнал с его выхода не мешал перебросу триггера 11, и взведет триггер 11 (на пр мом выходе сигнал «О). Одновременно сигналом «1 с инверсного выхода триггера 11 взведетс  триггер 14. Сигналом «1 с инверсного выхода триггера 14 откроетс  элемент 16.

После окончани  импульса на обмотке 13 на выходе элемента 12 оп ть по витс  сигнал «1, который перебросит триггер 11 в положение , при котором на пр мом его выходе будет сигнал «1.

Так как на обоих входах элемента 16 имеетс  по сигналу «1, на выходе  чейки 20 фазы А по вл етс  сигнал, который сбрасывает интегратор , и т. д.

Больша  величина положительной ошибки на входе системы может привести к тому, что элемент 8 не сработает до конца диапазона управлени  очередной фазы. Тогда, если эта

фаза Л, в момент максимального дл  нее угла управлени , установленного узлом ограничени , будет подан импульс с обмотки 9, замен ющий дл  фазы Л сигнал с элемента 8. Далее фазна   чейка 20 будет работать как при

нормальной работе, и сигнал на выходе интегратора будет сброшен несмотр  на то, что он так и не достиг уровн  срабатывани  порогового элемента 8. Это делаетс  дл  того, чтобы интегрирование сигнала ошибки на следующем интервале начиналось с нул  независимо от ощибки на предыдущем интервале.

Предлагаема  система фазового управлени  вентильными преобразовател ми обладает высокой помехоустойчивостью, так как в рабо