SU432678A1 - Устройство задержки импульсов - Google Patents
Устройство задержки импульсовInfo
- Publication number
- SU432678A1 SU432678A1 SU1818781A SU1818781A SU432678A1 SU 432678 A1 SU432678 A1 SU 432678A1 SU 1818781 A SU1818781 A SU 1818781A SU 1818781 A SU1818781 A SU 1818781A SU 432678 A1 SU432678 A1 SU 432678A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- diode
- resistor
- charge
- source
- Prior art date
Links
- 238000009825 accumulation Methods 0.000 description 12
- 230000003247 decreasing Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 101700014436 RTN4 Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 244000045947 parasites Species 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001702 transmitter Effects 0.000 description 1
Description
Изобретение относитс к области полупроводигиковой имнульсной техники II может найти нр1име.нен.ие нр.и создании различных устройств .наносекундного диапазона, в вычислительной и .радиоизмерителыюй технике.
По основному авт. овид. N° 345600 известно устройство задержки .импульсов.
С целью расшдрен:и диалазона регулировани , возможности работы в режиме одновибратора и предотвращени прохождени выходных .имиульсо.в в цепь источника входных сигналов предлагаемое уст ройство снабжено дошолнительно источником имиульсного питаии диода с накоплением зар да, выполненного на п-р-п транзисторном ключе, эмиттер которого через индуктивность соеди нен с анодом диода с иакоплением зар да, коллектор подсоединен к резлстивному делителю источника иап-р жени смещени , нри этом анод диода с наконлением зар да через реэлстор соединен с выходом быстродействующего триггер.ного каскада.
На чертеже представлена прннциниальна схема н,редлагаемого устройства.
Анод диода / с накоплейие.м зар да через резистор 2 св зан с базой р-п-р транзистора 3, эмиттер которого подключен к общей шине , коллектор через резистор 4 - к источнику посто нного отрицательного смещени
-Е2, а через резистор о - к базе п-р-п транзистора 6.
Эмиттер транзистора 6 непосредственно св зан с ,источ иком носто нного отрицательного смещени , а коллектор соединен через резистор 7 с общей ши)1ой и через резистор 8 с базой р-п-р транзистора 9. Эмиттер последнего подключен к общей шине, а коллектор через резистор 10 - к источ нику
посто нного отрицательного смещени И через резистор }} к катоду туннельного диода 12, св занного непосредственно с базой р-п-р транзистора 13. Анод туннельного диода 12 и эмиттер транзистора 13 подключены
к общей шине, а коллектор транзистора 13 через рез 1стор 14 подсоединен к базе п-р-п транзистора 15, змнттер которого св зан с источником посто нного отрицательного смещеии -EZ, а через резистор 16 - к тому же
.источнику.
Коллектор транзистора 15 подключен через резистор 17 к общей щине, через резистор 18 - к аноду диода 7 с наконленнем зар да и через резистор 19 - к базе п-р-п транзистора 20. Одно,Бреме}1но база транзнстора 20 через делитель на резисторах 21 и 22 соединена с источником носто нного положительного смещени +. Эмиттер транзистора 20 через индуктивность 23 подсоединен к аноду диода / с накоплением зар да, а коллектор
через резистор 24 св зан с общей шиной и через резистор 25 переменного сопротивлени - с источником иосто нного иоложительного смещени +Ei.
В исходном состо щий транзисторы 3, 6, 9, 13, 15 закрыты. Транзистор 20 открыт. Через диод ./ с накоилением зар да иротекает пр мой ток, накаплива зар д в его базе.
С лоступлен;ием входного сигнала отрицательной пол рвости на выходе триггериого каскада, собранного на транзисторах 9, 13, 15 и туннельном диоде 12, формируетс отрицательный перепад напр жени , который одноаременло посту1пает на базу п-р-п транзистора 20 И анод диода / с накоплением зар да. Затем пр мой ток, протекающий в эмиттерной цепи транзистора 20, прекращаетс не мгновенно , а медленно уменьшаетс по величине с течением времени благодар «аличию индуктивнасти 23.
До того момента, пока величина пр мого тока, уменьша сь, остаетс большей, чем величина обратного тока, в базе диода / происходит процесс накапливани зар да, причем величина обратного тока определ етс как отношение отрицательного перепада .напр жени , действующего на выходе триггерного каскада, к сапроти1влен ню резистора 18 и остаетс практически неизменной во времени величиной.
В момент, когда величина пр мого тока, уменьша сь, становитс меньше величины обратного тока, начнетс фаза высокой обратной проводимости, в течение которой происходит рассасывание зар да в базе диода /. По окончании фазы рассасывани обратное сопротивление диода резко восстанавливаетс . Формируемый при этом на аноде диода 1 с накоплением зар да отрицательный перепад напр жени резко открывает транзисторы 3 и 6.
Отрицательный перепад напр жени , возникающий на коллекторе транзистора 6, поступает на вход «сброс трштерного каскада , вызыва его переключение в исходное состо ние . При этом на коллекторе транзистора 16 формируетс положительный перепад иапр жени , который приводит к открыванию транзистора 20 и запиранию транзисторов 3, 6. При этом на коллекторе транзистора 6
формируетс импульс с длительностью, определ е .мой временем задержки устройства от входа к выходу.
Задержка же по влени этого импульса относительно момента поступлени сигнала иа вход устройства слагаетс из величин: длительности фазы высокой обратной проводимости диода / с нако лением зар да и Времени , в течение которого пр мой ток убывает до
величины, равной обратному току, и зависит при прочих равных услови х от величины индукти .вности 23.
В известном устройстве врем задержки определ етс только длительностью фазы высокой обратной проводимости диода с накоплением зар да, а следовательно, всегда меньше , чем в предлагаемом.
Отличительной особенностью предложенного устройства вл етс возможность одновременного формировани пр моугольных импульсов с плавнорегулируемой длительностью по основанию при действии на входе импульса короткой длительности, -что достигаетс подключением сопротивлени нагрузки непосредствеино к .коллектору транзистора 15, кроме того, в нем .предотвращаетс иросачивание форм.нруемого на выходе импульса в цеиь источника входных сипналов. Это достигаетс тем, что цепь обратной св зи подключена с выхода устройства не на его вход, а ко входу «Сброс триггерного каскада.
Предмет изобретени
Устройство задержки импульсов по авт. св. № 345600, отличающеес тем, что, с целью расширени диапазона регулировани , возможности работы в режиме одноВ|Ибратора и предотвращени прохождени выходных импульсов в цепь источника входных си.г.налов, устройство сиа1бжено доиол.нительным источником н.мпульсного питани диода с накоплением зар .да, выполненного на п-р-п транзисторном ключе, э.миттер которого через индуктлвность соединен с а.нодам диода с нако.плением зар да, коллектор подсоединен к резистивному дел.ителю источника напр жени смещени , при этом ано.д диода с накоплением зар да через резистор соединен с выходом
быстродействующего триггерного каскада.
Ma
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1818781A SU432678A2 (ru) | 1972-08-14 | 1972-08-14 | Устройство задержки импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1818781A SU432678A2 (ru) | 1972-08-14 | 1972-08-14 | Устройство задержки импульсов |
Publications (2)
Publication Number | Publication Date |
---|---|
SU432678A1 true SU432678A1 (ru) | 1974-06-15 |
SU432678A2 SU432678A2 (ru) | 1974-06-15 |
Family
ID=20524345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1818781A SU432678A2 (ru) | 1972-08-14 | 1972-08-14 | Устройство задержки импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU432678A2 (ru) |
-
1972
- 1972-08-14 SU SU1818781A patent/SU432678A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3287608A (en) | Time delay control circuit | |
US4041331A (en) | Solid state relay circuit | |
GB1078881A (en) | Improvements in or relating to electric wave generating circuit arrangements | |
US3946322A (en) | Pulse duty cycle transition moderating device | |
SU432678A1 (ru) | Устройство задержки импульсов | |
US3122652A (en) | Time base generator | |
US3141981A (en) | Pulse generating circuit having a high repetition rate utilizing avalanche transistor-coaxial line combination | |
US3248572A (en) | Voltage threshold detector | |
US3021435A (en) | Stable output pulse producing system | |
US3175101A (en) | Pulse generating circuits which provide for rapid recovery of the delay line timing element | |
SU450334A1 (ru) | Формирователь парных импульсов | |
US2986657A (en) | Pulse generator | |
SU748836A1 (ru) | Формирователь квазитроичного кода | |
SU366554A1 (ru) | Одновибратор | |
GB1024711A (en) | Improvements in pulse generators | |
SU344576A1 (ru) | Формирователь импульсов с регулируемой длительностью заднего фронта | |
SU413607A1 (ru) | ||
SU741469A1 (ru) | Полупроводниковое реле | |
SU437204A1 (ru) | Формирователь импульсов | |
SU630663A1 (ru) | Устройство дл задержки импульсов | |
SU531260A1 (ru) | Одновибратор | |
SU507917A1 (ru) | Устройство формировани импульсных последовательностей | |
SU374716A1 (ru) | Формирователь импульсов | |
SU500582A1 (ru) | Расщепитель импульсов | |
SU752734A1 (ru) | Устройство дл раздельного управлени реверсивным вентильным преобразователем |