SU421123A1 - Распределитель импульсов - Google Patents

Description

1

Изобретение отно.ситс  к области вычислительной техники ,и дискретной авто;матики, в част1ности оно может быть лс-пользовало вместо магн,ит1ных линий задержек, где требуютс  импульсы .малой длительности с ;малым регулируемым .интервалом следовани .

Известен ра1сп.ределит1ель импульсов, в котором .каждый Каскад .содержит элемент задержки , .выпол.ненный на транзисторе, а «а входе включен триггер.

Однако быстр оде Й1СТВ)И;е та.кого распределител  огра.ничено .вр емвнем переключени  триггера и временем восстановлени  зар дов на .конденсаторах через цепи  агрузоч.ных резисторов .

Целью изобретени   вл етс , увеличение быстродействи  распределител .

Дл  этого в каждый каскад введены две схемы «И .и формирователь и.м.пульсов, выполненный , например, на диодах с .накоплением зар да, причем .вход 1пер.вой схемы «И подключен к выходу элемента задержки своего каскада, а ее выход - жо .входу форм.ировател  дмлульоов своего .каскада и .ко входу элемента задерж.ки следующего каскада, выход .каждого фор.м.ировател  импульсов подключен ко входу второй схемы «И своего каскада, выход которой  вл етс  выходом соот.ветствуюш.его каскада устройства.

На чертеже 1представле1на функциональна  блок-схема предложенного распреде тител .

Устройство имеет п каскадов, калсдый из которых содержит схемы «И 1, 2, элемент задерж.ки 3 и формиро:ватель 4 узких импульсов , выполненный на диодах с накоплением зар да. Элемент задерж1ки 3 состоит из ко.нденсатора , величина емкости которого выби раетс  в соответствии с требуемой задержкой

и .импульсного диода, включенного .между .ис точником 5 сигнала и ко.ндвнсаторо.м и слу жащего дл  разр да послед.него .после око-н чани  сигнала. Логические схемы «И 1 и / обеспечивают разв зку элементов задержки 3

и формирователей 4, усиление сигнала, нагрузоч .ную способность выходного импульса и услови  дл  получени  узких импульсов с формировател . При (наличии сигнала на .входе диод элемента задержки 3 запираетс  и его конденсатор начинает зар жатьс  под действием тока во входной цеп.и .схемы «И 1. Пр.и дост.ижен.ии на конденсаторе .напр жени  зар да, равного пороговому, схема «И 1 выключаетс . Врем 

задержки определ.итс  .как т RC, где R - входное сопротивление схемы «И. При выключении схемы «И на входе формировател  4 резко измен етс  уровень напр жени . В зависимости от типа проводимости полупроводниковых .п.риборов 1на пр жение может

быть различной пол рности. Условием нормальной работы  вл етс  «аличие режима пр мой проводим ости через диод ic .ваколлеы ,и,бм зар да лри oTicyTCTBiHH сигнала на iBxoде и нал,ИЧИ,и запирающего надр жеии  ,на диоде пр,и подаЧ на вход распределител  оигнала .

При дей|Ств,И|И на входе распределител  сигнала схеМа «И на 1входе формировател  сбрасывает .выходное напр жение до нул . Наход щийс  в формирователе диод с н,а.копле|Н ,ием зар да запир.аетс . В начальный момент запирани  обратное оопротквленне его мало ,из-за иаличи  на базе диода свободных зар дов.

За счет этих зар дов фор.мируетс  короткий импульс тока, отдирающий выходную схему «И 2, с выхода «оторой узкий импульс распредел .етс  в канал. Одновреме нно с первой схемы «И 1 перепад напр жени  подаетс  на эл1емвнт задержки (следующего .каскада, который обеопечнВВет задержку Т2 RC-, где Сг- ем,кость ycTaiHOBO4H;oro Конденсатора в соответствующем элементе.

Последующее продв1ижени1е сигнала повтор ет процесс, описанный выше.,На выходах канальных элемантов схе,м «И сигналы распредел ютс  последовательно с задержкой, равной

„ 2( + taX, г 1

где п 1,2,3,...- количество элементов задержки;

t-задержка в t-том элементе; тэ - задержка в логическом элементе. Распределитель .целикам выполнен в .интегральном исполнении за исключени ам .конденсаторов , (Которые подбирают в режиме настрой кй,.

Предмет изобретени 

Распределитель и,мпулвсо.в, каждый каскад которого .содержит элемент задержки, отличающийс  тем, что, с целью увеличени  быстродейств)и , в ка.ждый каскад введены две схемы «И и формирователь кмпульсов, выполненный , например, на диодах с накоплением зар да, причем вход первой схемы «И подключен к .выходу элем-анта задержки своего -каскада, а ее выход - ко входу формировател  .импульсов 1сво.его каскада и ко входу

элем.еита задержК|И .следующего .каскада, выход каждого формировател  импульсов подключен ко входу второй схемы «И своего к.аскада, выход которой  вл етс  выходо.м соотввтствующего :Ка.скада устройств,а.