SU420088A1 - READ AMPLIFIER - Google Patents
READ AMPLIFIERInfo
- Publication number
- SU420088A1 SU420088A1 SU1678891A SU1678891A SU420088A1 SU 420088 A1 SU420088 A1 SU 420088A1 SU 1678891 A SU1678891 A SU 1678891A SU 1678891 A SU1678891 A SU 1678891A SU 420088 A1 SU420088 A1 SU 420088A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- trigger
- voltage
- feedback
- amplifier
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
1one
Предлагаемое изобретение относитс к области радиотехники, в частности к усилител м считывани запоминающих устройств.The present invention relates to the field of radio engineering, in particular to memory reading amplifiers.
Известны усилители считывани , содержащие усилитель посто нного тока, охваченный цепью отрицательной обратной св зи, к выходу которого подключен дискриминатор пол рности со схемой управлени на втором входе, и ключ.There are known read amplifiers which contain a dc amplifier covered by a negative feedback circuit, to the output of which a polarity discriminator with a control circuit at the second input is connected, and a switch.
С целью повышени быстродействи в предлагаемом усилителе в цепь отрицательной обратной св зи включен нормально замкнутый контакт ключа, к нормально разомкнутому контакту которого подключен выход дискриминатора пол рности через триггер, а управл ющий вход ключа соединен со схемой управлени .In order to increase the speed in the proposed amplifier, a negatively closed key contact is connected to the negative feedback circuit, to the normally open contact of which the output of the polarity discriminator is connected via a trigger, and the control input of the key is connected to the control circuit.
На чертеже представлена схема предлагаемого усилител .The drawing shows the scheme of the proposed amplifier.
Предлагаемый усилитель считывани содержит многокаскадный усилитель 1 посто нного тока (УПТ) с непосредственными св з ми между каскадами, охваченный отрицательной обратной св зью по посто нному току, дискриминатор 2 пол рности напр жени , запоминающий триггер 3 и электронный ключ 4.The proposed read amplifier contains a multi-stage direct current amplifier 1 (UFD) with direct connections between the stages, covered by a negative direct current feedback, a discriminator 2 of polarity voltage, a memory trigger 3 and an electronic switch 4.
При отсутствии помехи сигналом рассогласовани в цени обратной св зи вл етс напр жение на выходе УПТ 1, которое через электронный ключ 4 поступает в цепь обратной св зи, стабилизиру режим УПТ. ПриIn the absence of interference, the error signal in the value of feedback is the voltage at the output of the DC control unit 1, which through the electronic switch 4 enters the feedback circuit, stabilizing the control circuit. With
действии запоминающего устройства (ЗУ) его схема управлени в нужный момент времени (пред;шествующий по влению помехи) выдает сигнал, по которому дискриминатор 2 определ ет пол рность напр жени на выходе УПТ и в зависимости от нее устанавливает триггер 3 в то или иное состо ние, а электронный ключ подключает обратную св зь к выходу триггера.the storage device (memory), its control circuit at the right time (preceding the disturbance) generates a signal by which the discriminator 2 determines the polarity of the voltage at the output of the DC control and, depending on it, sets the trigger 3 to one or another state and the electronic key connects the feedback to the trigger output.
В течение времени возможного действи помехи сигнал рассогласовани в цепь обратной св зи поступает с триггера, выходное напр жение которого такое же, как максимальное выходное напр жение УПТ. При отсутствииDuring the time of possible interference, the error signal to the feedback circuit comes from the trigger, the output voltage of which is the same as the maximum output voltage of the DCF. Without
сигналов на входе напр жение на выходе УПТ благодар действию отрицательной обратной св зи всегда меньше максимального, поэтому переключение обратной св зи на выход триггера (т. е. на напр жение той же пол рности,signals at the input voltage at the output of the UFT due to the effect of negative feedback is always less than the maximum, so switching the feedback to the output of the trigger (i.e., the voltage of the same polarity,
но большей величины) приводит к изменению выходного напр жени УПТ в сторону уменьшени . При этом пол рность напр жени на выходе УПТ может изменитьс , носле чего оно начинает расти.but of greater magnitude) leads to a decrease in the output voltage of the UFT. At the same time, the polarity of the voltage at the output of the UFT can change, and then it begins to grow.
Посто нна времени фильтра RC в цени обратной св зи такова, что за один цикл обращени к ЗУ это напр жение измен етс на величину, соответствующую небольшой части полезного сигнала. Если не последует новоеThe RC filter time constant in terms of feedback is such that during one cycle of accessing the memory, this voltage changes by an amount corresponding to a small part of the useful signal. If new does not follow
обращение к ЗУ, то отрицательна обратна св зь возвращает УПТ в исходное состо ние,accessing the charger, then the negative feedback returns the DCF to the initial state,
если последует, новое обращение, то триггер устанавливаетс в противоположное состо ние , в результате чего восстанавливаетс режим УПТ.if a new call follows, the trigger is set in the opposite state, as a result of which the PFD mode is restored.
В конкретных схемах функции дискриминатора пол рности, триггера и электронного ключа могут совмещатьс .In particular schemes, the functions of the polarity discriminator, the trigger and the electronic key can be combined.
Предмет изобретени Subject invention
Усилитель считывани , содержащий усилитель посто нного тока, охваченный цепьюA read amplifier containing a dc amplifier covered by a circuit
отрицательной обратной св зи, к выходу которого подключен дискриминатор пол рности со схемой управлени на втором входе, и ключ, о тличающийс тем, что, с целью повышени быстродействи усилител , в цепь отрицательной обратной св зи включен нормально замкнутый контакт ключа, к нормально разомкнутому контакту которого подключен выход дискриминатора пол рности через триггер, а управл ющий вход ключа соединен со схемой управлени .negative feedback, the output of which is connected to a polarity discriminator with a control circuit at the second input, and a switch, which is characterized by the fact that, in order to improve the amplifier performance, a normally closed contact of the switch is connected to a normally open contact which is connected to the polarity discriminator output via a trigger, and the control input of the key is connected to the control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1678891A SU420088A1 (en) | 1971-07-08 | 1971-07-08 | READ AMPLIFIER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1678891A SU420088A1 (en) | 1971-07-08 | 1971-07-08 | READ AMPLIFIER |
Publications (1)
Publication Number | Publication Date |
---|---|
SU420088A1 true SU420088A1 (en) | 1974-03-15 |
Family
ID=20482135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1678891A SU420088A1 (en) | 1971-07-08 | 1971-07-08 | READ AMPLIFIER |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU420088A1 (en) |
-
1971
- 1971-07-08 SU SU1678891A patent/SU420088A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3671782A (en) | Sample-hold and read circuit | |
SU420088A1 (en) | READ AMPLIFIER | |
GB1534992A (en) | Muting arrangement for am synchronous detector comprising a pll | |
JPS5733493A (en) | Semiconductor storage device | |
GB1513583A (en) | Frequency modulator | |
GB1481289A (en) | Amplifier arrangement | |
US4217505A (en) | Monostable multivibrator | |
SU407389A1 (en) | ||
SU942154A1 (en) | Analogue storage device | |
SU1348910A1 (en) | Analog memory | |
JPS5878219A (en) | Clock generating circuit | |
JPS5687201A (en) | Muting circuit of record player | |
GB1410627A (en) | Binary frequency divider circuit | |
SU1517119A1 (en) | Speech detector | |
KR870000699Y1 (en) | Tracking control circuit of optical digital disc player | |
SU430498A1 (en) | RESTORING A CONSTANT COMPONENT | |
SU1624662A1 (en) | Bipolar pulse generator | |
SU376783A1 (en) | DEVICE FOR DETERMINING THE AVERAGE VALUE OF STATIONARY RANDOM PROCESSES | |
JPS5820018A (en) | Agc circuit | |
SU1078323A1 (en) | Device for automatic correction of chromatograph base line drift | |
SU1552357A1 (en) | Monostable multivibrator | |
SU690439A1 (en) | Follow-up system | |
SU698042A1 (en) | Data reproduction system | |
SU1185398A1 (en) | Analog storage | |
GB1397050A (en) | Splitphase signal detector |