SU417800A1 - - Google Patents

Description

1

Изобретение относитс  к области аналогоцифровой вычислительной техники и может быть использовано дл  решени  дифференциальных уравнений в частных производных.

Известны устройства дл  решени  дифференциальных уравнений с автоматической регистрацией результатов, содержащие сетку омических резисторов, систему переключателей и многоточечный автоматический самопишущий прибор, измерительна  часть которого выполнена по мостовой компенсационной схеме , составленной из реохорда и потенциометров питани  сетки.

Однако эти устройства не пригодны дл  решени  р да задач, где требуетс  в процессе решени  автоматически регулировать .величипу сопротивлени  резисторов сетки в зависимости от величины напр жени  в ее узлах, дают низкую точность при решении других задач и требуют остановок дл  ручной настройки потенциометров питани  сетки, т. е. не  вл ютс  полностью автоматическими.

Цель изобретени  - расширение класса решаемых задач, повышение точности решени  и полна  автоматизаци  устройства.

В предлагаемом устройстве эта цель достигаетс  путем применени  сетки с цифровыми управл емыми резисторами, блока управлени , аналогового функционального блока, преобразовател  аналог - код, блоков коммутации и блока пам ти.

На чертел е изображена блок-схема предлагаемого устройства (электроинтегратора).

Электроинтегратор включает в себ  блок 1 управлени , св занный с преобразователем 2

аналог - код, блоком 3 коммутации, ключами 4-8. Преобразователь 2 аполог - код св зан с блоком 9 цифровой индикации, через ключ 7 - с блоком 10 цифропечати, через ключ 6 - с блоком 11 пам ти, а через ключ 5 - с блоками 12, 13 коммутации цифровых управл емых резисторов. Блок 3 коммутации св зан с аналоговым функциональным блоком 14, а через ключ 4-с преобразователем 2 аналог- код. Блок 11 пам ти св зан через ключи 8

с цифровыми управл емыми резисторами 15, 16. Цифровые управл емые резисторы 15, 16 и резисторы 17 образуют модель-сетку с узлами а, Ь,..., п. Узлы сетки св заны с блоком 3 коммутации.

Работает устройство следующим образом.

Начальное распределение функции задаетс  блоком 1 управлени  и записываетс  в блоке 11 пам ти с помошью преобразовател  2 аналог- код и ключа 6. Распределение функции

в внде напр жений с блока пам ти через ключи 8 при разрешающем сигнале с блока управлени  подаетс  на цифровые управл емые резисторы 15. Напр жени  в узловых точках а, Ъ,..., п блоком 3 коммутации .последовательно подаютс  через аналоговый функциональный блок 14 и ключ 4 на преобразователь 2 аналог-код. Сигналы, с преобразовател  2 через ключ 5 подаютс  на блок 13 коммутации , .который последовательно подключает цифровые управл емые резисторы 16 к преобразователю 2.

Сигналы с преобразовател  2 выставл ют значени  сопротивлений цифровых управл емых резисторов 16 как функцию напр жений в узлах а, h,..., п, снимаемых блоком 3 коммутации , работающим синхронно с блоком 13 и аналоговым функциональным блоком 14. После этого по команде с блока управлени  ключи 8 отключают от блока пам ти цифровые управл емые резисторы 15 и подключают резисторы 17. Цикл .повтор етс  с той разницей , что теперь как функцию напр жени  в узлах выставл ютс  сопротивлени  цифровых управл емых резисторов 15. Циклы повтор ютс  до тех пор, пока на-пр жени  в узлах а, Ь,..., п не перестанут измен тьс ; при этом по сигналу с блока 3 коммутации блок управлени  отключает аналоговый функциональный блок 14 от преобразовател  2, а напр жени  в узлах а, Ь,..., п через ключ 4, преобразователь 2, ключ 7 подаютс  на блок 10 цифропечат .и, на блок 9 индикации, а через ключ 6 залисываютс  в блоке 11 пам ти. Далее циклы повтор ютс , только с левым распределением функции.

Предмет изобретени 

Устройство дл реп1ени  дифференциальных уравнений в частных производных, содерл ащее модель-сетку, узлы которой подключены к первому блоку коммутации, первым выходом соединенному с первым входом блока управлени , выходы которого подключены к первым входам соответствующих ключей и к входу первого блока коммутации, блок пам ти , одна группа выходов которого соединена с моделью-сеткой, второй и третий блоки коммутаци .и и блок индикации, о т л ич а юн,е ес   тем, что, с целью раснлирени  класса рещаемых задач, оно содержит аналоговый функциональный блок, вход которого подключен к второму выходу первого блока коммутации , а выход соединен с вторым входом первого ключа, третий вход которого подключен к второму выходу первого блока коммутации, преобразователь аналог - код, вход которого соединен с выходом первого ключа и с вторым входом блока управлени , а выход подключен к второму входу второго ключа, выходы которого соединены с входами второго и третьего блоков коммутации, третий вход блока управлени  подключен к вторым входам третьего и четвертого ключей и к блоку индикации , причем выход четвертого ключа соеди-нен с входом блока пам ти, а модель-сетка дополнительно содержит цифровые управл емые резисторы, соединенные с узлами моделисетки и подключенные к выходам второго н

третьего блоков коммутации и к выходам соответствующих ключей, входы которых соединепы с другой группой выходов блока пам ти .