SU415815A1

SU415815A1 -

Info

Publication number: SU415815A1
Application number: SU1788019A
Authority: SU
Priority date: 1972-05-22
Filing date: 1972-05-22
Publication date: 1974-02-15

Description

1one

Устройство разделени асинхронных каналов может быть использовано в технике синхронизации систем передачи данных с независимыми генераторами с общим каналом св зи.An asynchronous channel separation device can be used in a synchronization technique of data transmission systems with independent generators with a common communication channel.

Известны устройства разделени асинхронных каналов, содержащие на входе буферный накопитель, вход записи которого соединен с одним из входов фазового компаратора, а вход считывани - со вторым входом фазового компаратора и с выходом делител частоты, управл емого генератором.Separation devices for asynchronous channels are known, which contain a buffer store at the input, the recording input of which is connected to one of the inputs of the phase comparator, and the readout input to the second input of the phase comparator and to the output of a frequency divider controlled by a generator.

Недостатком известных устройств разделе1И1Я асинхронных каналов вл етс требование значительного увеличеии полосы пропускаин канала передачи импульсов цикловой синхронизации дл уменьн1ени девиации частоты следовани пыход Из1х импульсов.A disadvantage of the known devices for dividing asynchronous channels is the requirement of a significant increase in the bandwidth of the channel for transmitting the frame alignment pulses in order to improve the deviation of the frequency of the following pulses from the first pulses.

Целью нзобретеии вл етс снижение девиации частоты следовани импульсов на выходе устройства разделени без значительного увеличени полосы пропускани канала цикловой синхронизации.The purpose of the invention is to reduce the deviation of the pulse frequency at the output of the separation device without significantly increasing the bandwidth of the frame alignment channel.

Это достигаетс тем, что выход делител частоты непосредственно, а вход записи буфериого накопител через линию задержки подключены ко входал дополнительного фазового компаратора, кроме того, выходы делител частоты и осиовного фазового компаратора подключены к дополнительному входу делител частоты через схему совпадени , к одно му из входов которой подключен выход дополнительного фазового компаратора через управл емый трнггер.This is achieved by the fact that the output of the frequency divider is directly, and the recording input of the buffer storage device is connected to the additional phase comparator via a delay line, and the outputs of the frequency divider and axial phase comparator are connected to the additional input of the frequency divider via a coincidence circuit to one of the inputs which is connected to the output of the additional phase comparator through a controlled thrnger.

На чертеже прнведена функциональна схема предлагаемого устройства, состо ща из накопител /, автономного генератора 2, управл емого делител 3, линии задержки 4, двух фазовых компараторов 5, конъюктора 6 и триггера 7.In the drawing there is a functional diagram of the proposed device, consisting of a storage device, an autonomous generator 2, a controlled divider 3, a delay line 4, two phase comparators 5, a conjugator 6 and a trigger 7.

Информационные имнульсы выдел емого канала поступают па вход 8 накопител /. управление записи в котором осугцествл етс тактовыми импульсами канальной частоты, ностуиающнми иа вход 9. Дл считывани информации из накопител используетс управл емый делитель 3 частоты, св занный по входу с автономным генератором 2. В то же врем импульсы с выхода делител ,5 частоты обратной св зью через конъюктор 6 поступает )ia вход управлени делител частоты, нереключа его коэффнциеит делени на канальную частоту или на частоту коррекцни. Конъюктор 6 пропускает импульсы на вход управлени делител 3 только при условии совпадени фаз в компараторе 5 сигналов с выхода делител частоты и канальной частоты, иоступающей на вход 9. После поступлени импульса цикловой спнхронпзацпн на вход 10, указывающего на наличие в информационныхInformational impulses of the selected channel are received on input 8 of the accumulator. control of the recording in which the frequency of the channel frequency clock is pulsed, but the noise input 9 is used. To read information from the accumulator, a controlled frequency divider 3 is used, which is connected to the independent generator 2 at the same time. Zyu through the conjugator 6 comes) ia input of the control of the frequency divider, non-switching its dividing coefficient by channel frequency or by the frequency of correction. The conjugator 6 transmits pulses to the control input of the divider 3 only under the condition of coincidence of the phases in the comparator 5 signals from the output of the frequency divider and channel frequency and the input to the input 9. After the arrival of the pulse, the cyclic synchronization to the input 10, indicating the presence

33

импульсах синхронизирующей вставки, коиъюктор 6 не будет пропускать импульсы до тех иор, пока не пронзойдст совпадение фаз в компараторе 5, сравиива1оп1:ем фазы сигналов с выхода делител частоты и выхода линии задержки и переключающем триггер 7 в состо ние , разреи ающее нрохождепне имнульсов уиравленн через конъюктор. Таким образом, с выхода // накопител У будут выдаватьс пмнульсы пнформащщ иоиеремеино или с частотой коррекции, или с каиальиой частот(Н1 так, что среди частота будет К1виа частоте источника информации.pulses of the sync insert, co-inductor 6 will not pass pulses until such time as phase matching in comparator 5 has passed, as compared to phase 1 of the signals from the output of the frequency divider and the output of the delay line and switching trigger 7 to the state allowing the same signals to pass through conjugator. Thus, from the output of the accumulator Y, the signals will be issued to the PCs at either the correction frequency or the frequency of the frequencies (H1 so that the frequency is K1 to the frequency of the information source.

Г1 р t- д м с т и 3 о б р е|- е н и G1 p t-d m with t and 3 about b e e | - e n and

Устройство разделени асинхронных каналов , содержаи1,ее на входе буферный накони4A device for separating asynchronous channels, containing 1, its input buffer buffer 4

толь, вход запис которого соединен с одним нз входов фазового компаратора, а вход считывани - со вторым входом фазового комнаратора н с выходом делнтел частоты, управл емого генератором, отличающеес тем, что, с целью снижени девиации частоты следовани имнульсов, выход делнтел частоты иеносредственно, а вход заннси буферного накопител чере:, .тниню задержки нодключе}н : ко входам дополннтельного фазового комнаратора , кроме того, выходы делител частоты и основного фазового компаратора подключены к дополннтелыюму входу делител частоты через схему совнадеин , к одному из входов KOTOpoii иодклгочсн В1)1ход доно.1ните; ьноIO фазового компаратора через унравл емьп триггер.the recording input of which is connected to one of the inputs of the phase comparator, and the readout input to the second input of the phase room n with the output of the frequency divider controlled by the generator, characterized in that, in order to reduce the frequency deviation of the impulses, the output of the frequency divide and directly, and the input of the buffer accumulator in the following:, delay delay of the key} n: to the inputs of the additional phase communator, in addition, the outputs of the frequency divider and the main phase comparator are connected to the additional input of the divider Stots through the scheme sovnadein, to one of the inputs KOTOpoii iodklohschn B1) don don.1nto enter; But the phase comparator through the trigger trigger.