SU405182A1 - УСТРОЙСТВО СИНХРОНИЗАЦИИ ДИСКРЕТНЫХ СИГНАЛОВ в СИСТЕМАХ ПРЕРЫВИСТОЙ СВЯЗИ - Google Patents

Description

Изобретение относитс  к области импульсной техники и предназначено дл  синхронизации дискретных сигналов в системах передачи дискретной информации по каналам с переменными параметрами (метеорна  и КВсв зь ), а также по каналам телеуправлени , когда команды на объект подаютс  в течение коротких сеансов св зи.

Известны устройства синхронизации дискретных сигналов в системах прерывистой св зи, содержащие кварцевый генератор, управл ющий соответственно делителем частоты непосредственно и через решающий блок регистром сдвига, выходы разр дов которого подключены к входам блока опознавани  стартовой комбинации (ОСК), а также схемы «НЕТ и триггер.

Однако в таких устройствах отсутствует коррекци  фазы выходных импульсов в процессе сеанса св зи при флуктуаци х фазы групп сигналов в каналах с многолучевым распространением , что ведет к дополнительным потер м полезного времени на фазирование.

Цель изобретение - сокращение времени вчождрии  в синхронизм.

Это достигаетс  тем, что между дополнительными выходами блока ОСК и одним из входов схемы «НЕТ включен блок опознавани  корректирующей комбинации (ОКК), а между основным выходом блока ОСК, соединенным с выходом блока ОКК, и входами делител  частоты включены последовательно соединенные счетчик и блок пам ти, причем соответствующий выход кварцевого генератора дополнительно подключен ко второму входу схемы «НЕТ, выход которой подключен непосредственно и через счетчик к входам триггера, выходы которого, в свою очередь, подключены соответственно к входам запуска блока ОКК и блока пам ти.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит решающий блок 1, кварцевый генератор 2, регистр 3 сдвига, блок 4 ОСК, делитель 5 частоты, блок 6 пам ти , блок 7 ОКК, триггер 8, счетчик 9 и схему 10 «НЕТ.

Сигнал с выхода приемника поступает на вход решающего блока 1, где стробируетс  с частотой кварцевого генератора 2, частота которого выше или кратна скорости манипул ции , и записываетс  в регистр 3 сдвига. Продвижение информации по регистру сдвига осуществл етс  в такт с импульсами стробировани .

Нмпульсы с выходов  чеек регистра 3 сдвига поступают на блок 4 ОСК, на выходе которого в момент прихолта последнего элемента комбинации но вл етс  начка импульсов, Количество импульсов в пачке зависит как от кратности превыщепи  частотой стробировани  скорости передачи информации, так и от Степени искажени  импульсов, поступающих на вход рещающего блока 1. Формирование имнульсов дл  стробированй  информационных элементов, следующих непосредственно за последним элементом онознаваемой комбинации, осуществл етс  из последовательности импульсов кварцевого ге- ю нератора 2 с помощью делител  5 частоты с коэффициентом делени , равным отношению частоты этой последовательности к скорости манипул ции. При этом за начало отсчета принимаютс  импульсы с выхода блока 4 ОС К, а число импульсов пачки определ ет исходное состо ние делител  частоты, устанавливаемое блоком 6 пам ти. Запуск дополнительного блока 7 ОКК осуществл етс  импульсом с триггера 8, свидё- 20 тельствующим о приеме стартовой комбинации (начало сеанса св зи), и остановка - импульсом окончани  сеанса св зи, поступающим на его управл ющий вход. Выходы блоков 4 и 7 объединены и под- 25 ключены к счетчику 9 и к входу схемы 10 «НЕТ. В результате после определенного числа импульсов пачки срабатывает триггер 8, подготавлива  блок 6 пам ти. После приходазо последнего импульса пачки с выхода схемы 10 триггер 8 и счетчик 9 возвращаютс  в исходное состо ние, а в делитель 5 частоты записываетс  такое число, что первый импульс с его выхода располагаетс  в середине пер-35 вого информационного элемента. Если число импульсов в пачке меньще установленного минимума или отсутствуют импульсы на некоторых позици х внутри пачки, триггер 8 не срабатывает, и счетчик 940 импульсом с выхода схемы 10 «НЕТ возвращаетс  в исходное состо ние. В процессе сеанса св зи коррекци  фазы выходных импульсов производитс  аналогичным образом. При каждом поступлении импульсов пачки45 с выхода блока 7 ОКК в делителе 5 частоты устанавливаетс  новое исходное число в соответствии с моментом по влени  пачки и количеством импульсов в ней. Таким образом, число импульсов и их рас-50 пределение внутри пачки служит критерием 5 15 пригодности канала св зи. При определенных услови х к пачке импульсов можно обеспечить сколь угодно малую веро тность ложного старта в результате искажений любого типа и суш.ествепно снизить вли ние помех при фазировании приемного распределител  в процессе сеанса св зи. Помехоустойчивость системы синхронизапии с фазированием приемного распределител  по произвольным кодовым сочетани м оказываетс  выше помехоустойчивости известных систем, примен емых в аппаратуре передачи информации по однородным каналам св зи, особенно по отпошепию к помехам импульсного характера. Это объ сн етс  тем, что при воздействии импульсных помех канал синхронизации оказываетс  закрытым и автоматически открываетс  только в моменты неискаженного приема группы элементов, составл ющих одну из корректирующих комбинаций. Кроме того, исключаютс  потери полезного времени на фазирование в случае периодической передачи специальных ключевых комбинаций фазировани . Предмет изобретени  Устройство синхронизации дискретных сигналов в системах прерывистой св зи, содержащее кварцевый генератор, управл ющий соответственно делителем частоты непосредственно и через рещающий блок регистром сдвига, выходы разр дов которого подключены к входам блока опознавани  стартовой комбинации (ОСК), а также схемы «НЕТ и триггер, отличающеес  тем, что, с целью сокращени  времени вхождени  в синхронизм, между дополнительными выходами блока ОСК и одним из входов схемы «НЕТ вклю блок опознавани  корректирующей комбинации (ОКК), а между основным выходом блока ОСК, соединенным с выходом блока ОКК, и входами делител  частоты включены последовательно соединенные счетчик и блок пам ти, причем соответствующий выход кварцевого генератора дополнительно подключен ко второму входу схемы «НЕТ, выход котоРОЙ подключен непосредственно и через счетчик к входам триггера, выходы которого. свою очередь, подключены соответственно к входам запуска блока ОКК и блока пам ти.

9