SU402866A1 - Полуматрица многотактного дешифрирования - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и предназначено дл  последовательного (многотактного) дешифрировани  кодов многосимвольных слов.

Известно устройство многотактного дешифрировани  многосимвольных слов, где слова записаны в оперативном запоминаюшем устройстве (ОЗУ), а процесс дешифрировани  требует многократного обращени  к этой пам ти; при этом дл  запоминани  одного символа из каждого слова используетс  несколько двоичных элементов ОЗУ.

Предложенное устройство выполнено на однотипных  чейках и отличаетс  тем, что входы первых схем совпадени  всех  чеек данной ступени иолуматрицы соединены с выходо.м усилител  соответствующей  чейки предыдущей ступени полуматрицы, нулевые выходы входных триггеров всех  чеек данной ступени полуматрицы соединены со входами схемы «ИЛИ той же  чейки предыдущей ступени полуматрицы; шины сигналов окончани  слова и сброса соединены соответственно со входами вторых схем совпадени  и нулевыми входами входных триггеров всех  чеек полуматрицы .

Это позвол ет упростить устройство благодар  тому, что дл  запоминани  одного сколь угодно длинного слова используетс  только

одна  чейка дешифратора; повысить его быстродействие , исключив многократные обращени  к ОЗУ; расширить его функциональные возможности за счет любого расширени  числа терминов в словаре информационной машины .

На фиг. 1 изображена схема предложенного устройства с двум  ступен ми дешифрации;

на фиг. 2 - схема  чейки полуматрицы; на фиг. 3 - ее условное обозначение.

Устройство содержит (фиг. 1) шину 1 сигнала «разрешение (дл  первой ступени полуматрицы ), входные шины 2 символов «а, Ь,

с,..., т входного алфавита, шины 3 и 4 сигналов окончани  слова и сброса соответственно;  чейку 5, образующую первую ступень полуматрицы и дешифрирующую символ «а (тем самым предполагаетс , что данна  полуматрица дешифрирует слова, начинающиес  с одного и того же символа «а  чейки 6-10, образующие вторую ступень полуматрицы и дешифрирующие двухсимвольные слова «аа, аЬ, ас,..., пр мые

выходы 11 полуматрицы.

Ячейка лолуматрпцы содержит (фиг. 2) первую схему совпадени  12, входной триггер 13 с усилителем 14, вторую схему совпадени  15, выходной триггер 16, схему «ИЛИ 17, входы

18 и 19, выходы 20-23.

Принцип действи   чейки многотактного дешифратора (фиг. 2) следующий: в исходном состо нии оба его триггера, 13 и 16, наход тс  в нулевых состо ни х, а на входе 18 отсутствует сигнал «разрешение ; в этом случае поступление соответствующих сигналов на входы 2, 3 и 4 (в каком бы пор дке эти сигналы ни подавались) не измен ет состо ни   чейки; нормальный рабочий цикл  чейки заключаетс  в том, что она должна прин ть последовательно один за другим сигналы: «разрешение по шине 18, «символ по шине 2, «окончание слова по шине 3; после сигнала «окончание слова схема выдает выходные потенциальные сигналы: пр мой - па выходе 20 и инверсный -- на выходе 21, которые могут сохран тьс  сколько угодно долго триггером 16 и только сигналом «сброс могут быть сброшены; любое нарушение пор дка следовани  входных сигналов не приведет к срабатыванию  чейки и по влению сигналов на выходах 20 и 21.

Полуматрвца многотактного дещифрировани  представл ет собой древовидную (иерархичную ) структуру, где входы «разрешение последующих  чеек подключаютс  к выходам сигналов «разрешение одной соответствующей предыдуш,ей  чейки дешифрировани , а все сигналы обратных св зей с последующих  чеек лолуматрицы подаютс  на вход сброса входного триггера 13  чейки предыдущей ступени; количество  чеек в составленной таким образом полуматрице подсчитываетс  по формуле;

А /п + /п + т + « + + /« + +-п-

где т - количество символов входного алфавита; п - максимальное дещифрируемое количество разр дов в слове (максимальна  длина слова, выраженна  в количестве разр дов).

Число k показывает, какое общее количество различных сочетаний может различить данна  дешифрирующа  структура, независимо от того, какое количество разр дов содержитс  в том или ином сочетании (нужно только, чтобы количество разр дов дешифрируемого сочетани  было не больше п).

Цринцип действи  полуматрицы многотактного дешифрировани  заключаетс  в том, что срабатывание входного триггера 13 каждой предыдущей  чейки подготавливает дл  срабатывани  входные триггеры последующих  чеек; люба  последующа   чейка (кроме самой начальной в дещифрирующей полуматрице ) не может установитьс  в единичное состо ние до тех пор, по.ка предыдуща   чейка не даст ей разрешени  на срабатывание через схему совпадени  12.

Обычно на выходе полуматрицы необходимо получать импульсные сигналы, последовательно размещенные во времени, но выдаваемые на разных выходных шинах после дещифрации каждой последовательности (слова) в зависимости от того, какие слова-сочетани  были поданы дл  дешифрации; в этом случае должен быть обеспечен последовательный сброс выходных триггеров  чеек полуматрицы

единым сигналом сброса по шине 4 (фиг. 1 и 2).

Однако в предложенном устройстве в принципе возможно дешифрировать и временно запомнить результаты дешифрации сразу целой

группы слов (предложени ) и только после этого сделать сброс, то есть сигналы сброса подавать только поле дешифрации целой группы слов; в этом случае импульсные сигналы дешифрации по в тс  в момент сброса одновременно на нескольких выходах полуматрицы .

Предмет изобретени 

Полуматрица многотактного дешифрировани , состо ща  из однотипных  чеек, кажда  из которых содержит входной триггер, входы которого соединены с выходами первой схемы совпадени  и схемы «ИЛИ, единичный выход

входного триггера соединен через усилитель и вторую схему совпадени  с единичным входом выходного триггера, вход первой схемы совпадени  соединен со входной шиной соответствующего символа, отличающа с  тем,

что, с целью упрощени  устройства, повышени  быстродействи  и расширени  функциональных возможностей, входы первых схем совпадени  всех  чеек данной ступени полуматрицы соединены с выходом усилител  соответствующей  чейки предыдущей ступени полуматрицы, нулевые выходы входных триггеров всех  чеек данной ступени полуматрицы соединены со входами схемы «ИЛИ той же  чейки предыдущей ступени полуматрицы, шины сигналов окончани  слова и сброса соединены соответственно со в.ходами вторых схем сов-падени  и нулевыми входами входных триггеров всех  чеек полуматрицы.