SU400014A1 - Интегратор - Google Patents

Description

1

Изобретение относитс  к вычислительной технике н может быть использовано в измсрительиь х приборах и устройствах счетно-решающей техники.

Известный интегратор содержит два источника входных напр жений, входной генератор тока иа транзисторе, включенном по схеме с общей базой, змиттер которого подключен через резистор к / С-цепочке первого источника входного .напр жени  и через второй резнетор - к источнику напр жени  питани , а коллектор соединен с одной обкладкой интегрирующего конденсатора, втора  обкладка которого подключена к одному из источников питани , через диод - со входом двухтранзпсторного порогового устройства, и с коллектором транзистора компенсирующего генератора , база которого через резистор св зана со вторым ИСТОЧНИКОМ питани , а эмиттер через другой резистор подключен к третьему источнику иитаии .

Однако известный интегратор имеет недостаточиую точность и узкий диаиазон интегрировани .

Целью изобретени   вл етс  повышение ТОЧНОСТИ И расширение диаиазоиа интегрировани .

Дл  этого второй ИСТОЧНИК входиого напр жени  св зан через доиолиительно введеиныс сдвоенный стабилитрон и резистор с эмиттс2

ро.м транзистора входиого генератора тока, через дополнительный днод - с базой транзистора компенсирующего генератора и через вновь введенную последовательную ./ С-цепочк} - с базой первого транзистора двухтранзисторного порогового устройства, эмиттер которого через второй дополнительно введенный днод св зан с точкой соединени  коллекторов транзисторов входного и компенсирующего генераторов тока И интегрнруюп;его конденсатора .

Изобретение по снено чертежами.

На фиг. 1 приведена принципиальна  электрическа  схема интегратора; на фиг. 2 - диаграммы напр жений.

Интегратор содержит геператор тока на транзисторе 1, включенном по схеме с общей базой, эмиттер которого через резистор 2 подключен к / С-цеиочке, состо щей из резистора 3 И конденсатора 4 п подсоединенной к клемме 5 источника входного нанр жени 

Овх, .

Первый ИСТОЧНИК питанн , нодключае.мый к клемме 6, через резистор 7 соедииен с эмиттером транзистора 1. Коллектор транзистора 1 Св зан с коллектором транзистора 8 компенсирующего генератора, с обкладкой интегрируюидего конденсатора 9 и со в.ходом двухтранзисторного порогового устройства ири помолви диода 10. Двухтранзисторное пороговое

устройство содержит транзисторы 11 и 12. База транзистора 8 компенсирующего генератора через резистор 13 соединена со вторым источником питани , подключаемым к клемме 14, к которой подключена втора  обкладка интегрирующего конденсатора 9. Эмиттер транзистора 8 через резистор 15 св зан с третьим источником питани , который присоедин етс  к клемме 16.

Второй источник входного напр жени , подключаемый к клем.ме 17, соединен с эмиттером транзистора 1 через сдвоенпый стабилитрон 18 и резистор 19, через диод 20 - с базой транзистора 8, а через последовательную / С-цепочку, состо щую из резистора 21 и конденсатора 22,- с базой транзистора 11 двухтранзисторного норогового устройства и через резистор 23 - с общей шиной.

Коллектор транзистора 11 соединен с базой транзистора 12 и через резистор 24 - с клеммой 16 источника питани . Выходом интегратора  вл етс  клемма 25.

Интегратор работает следующим образом.

При отсутствии входных напр жений конденсатор 9 находитс  в состо нии равновеси , так как через него протекают два равных и противоположно направленных начальных тока генераторов на транзисторах 1 и 8. При этом на выходной клемме 25 импульсы отсутствуют .

На входную клемму 5 подают однопол рное папр жение UBX, мгновенное значение которого пропорционально одному из сомножителей , на клемму Неположительные импульсы UBXJ . амплитуда и скважность которых посто нны, а частота /вх пропорпиональпа второму сомножителю (см. фиг. 2а).

При иодаче  ;влений на клеммы 5 и 17 начинаетс  разр д конденсатора 9. Разр д происходит в интервале t, когда амплитуда положительных импульсов на эмиттере транзистора 1 и базе транзистора 8 равна нулю и оба транзистора открыты. В остальное врем  положительное напр жение, поступающее с клеммы 17 на эмиттер транзистора 1 и базу транзистора 8, запирает эти транзисторы и напр жение на конденсаторе 9 в интервале времени Гц остаетс  посто нным (см. фиг. 2с). При наличии во входном напр жении на клемме 17 пьедестала верхний элемент стабилитрона 18 ограничивает это нанр жение по минимуму (см. фиг. 2а,в). В момент по влени  или исчезиовени  импульса ц на базе транзистора 11 формируетс  в виде коротких положительных импульсов опорное напр жение (/оп, которое действует только в момент окончани  импульса и (при окончании дозированного разр да конденсатора 9). В этом случае, когда при разр де конденсатора 9 напр жение на. нем делаетс  близким по величине к опорному Uon, остава сь при этом меньще него, переход эмиттер - база транзистора 11 приоткрываетс . Однако коллекторный переход транзистора 11 остаетс  запертым , поэтому транзистор 12 остаетс  в запертом состо нии. При следующем опорном импульсе напр жение эмиттер - база транзистора 11 может стать равным нулю. В этом случае коллекторный переход транзистора 11 приоткрываетс , но из-за малого коллекторного тока, обусловленного начальным участком выходных характеристик транзистора 8, а также благодар  кратковременности действи  импульсного опорного напр жени  транзистор 12 ив этом случае не открываетс  (/1 на фиг. 2d). Полное открытие транзистора 11, развитие лавинообразного процесса нарастани  его коллекторного тока и полное открытие транзистора 12 может произойти

лишь в том случае, когда напр жение эмиттер-база транзистора 11 станет равным критическому значению, определ емому типом транзистора И (t на фиг. 2d). В этом случае транзистор 11 работает в режиме усилени  с

общим эмиттером.

Таким образом, зона нечувствительности норогового устройства, обусловленна  существенно нелинейным характером начального участка диодного перехода эмиттер - база

транзисторов 11 и 12, предельно сокращаетс  и определ етс  лишь хчлительностью импульса опорного напр жени . При этом практически не происходит потреблени  пороговым устройством тока из цени конденсатора 9.

В момент открыти  транзистора 12 в его коллекторной цепи (на выходной клемме 25) по вл етс  импульс напр жени  (см. фиг. 2а), длительность которого соответствует времени зар да конденсатора 9. После восстановлени  схемы в исходное состо ние (зар да конденсатора 9 до напр жени , равного напр жению на кле.мме 16 источника нитани ), цикл повтор етс .

Предмет изобретени 

Интегратор, содержащий два источника входных напр жений, входной генератор тока на транзисторе, включенном по схеме с общей базой, эмиттер которого подключен через резистор к С-цепочке первого источника входного напр жени  и через второй резистор - к источнику напр жени  питани , а коллектор соединен с одной обкладкой интегрирующего конденсатора, втора  обкладка которого подключена к одному из источников питани , через диод - со входом двухтранзисторного порогового устройства, и с коллектором транзистора компенсирующего генератора , база которого через резистор св зана со вторым источником питани , а эмиттер через другой резистор подключен к третьему источнику питани , отличающийс  тем, что, с целью повыщени  точности и расширени  диапазоиа интегрировани , второй источник входного напр жени  св зан через дополнительно введенные сдвоенный стабилитрон и резистор с эмиттером транзистора входного генератора тока, через дополнительный диод - с базой

транзистора компенсирующего генератора и

через вновь введенную последовательную КС-цепочку-е базой первого транзистора двухтранзисторного порогового устройства, эмиттер которого через второй дополнительно

6

введенный диод св зан с точкой соединош  коллекторов транзисторов входного и компенсирующего генераторов тока п интегрирующего конденсатора.