SU398950A1 - DEVICE FOR DETECTION AND CORRECTION OF ERRORS IN THE SYSTEM OF RESIDUAL CLASSES - Google Patents

DEVICE FOR DETECTION AND CORRECTION OF ERRORS IN THE SYSTEM OF RESIDUAL CLASSES

Info

Publication number
SU398950A1
SU398950A1 SU1626269A SU1626269A SU398950A1 SU 398950 A1 SU398950 A1 SU 398950A1 SU 1626269 A SU1626269 A SU 1626269A SU 1626269 A SU1626269 A SU 1626269A SU 398950 A1 SU398950 A1 SU 398950A1
Authority
SU
USSR - Soviet Union
Prior art keywords
correction
block
bases
errors
adders
Prior art date
Application number
SU1626269A
Other languages
Russian (ru)
Inventor
В. М. Амербаев Ю. Л. Захаров В. С. Кокорин И. Я. Акушский
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1626269A priority Critical patent/SU398950A1/en
Application granted granted Critical
Publication of SU398950A1 publication Critical patent/SU398950A1/en

Links

Description

1one

Изобретение отнооитс  к вычислитель-л технике, в частности, « устройствам дл  обнаружени  .и иопразлени  ошибОК в системе остаточиых классов,   М01жет быть использовано при Построении надежных цифгровых устройств. The invention relates to a computing technique, in particular, "devices for detecting and diffusing error-checking in the system of residual classes, M1 can be used in the construction of reliable digital devices.

Известно устройство обнаружени  и исправлени  информации, шредста-вленной в системе остаточных классов. Устройство содержит входной регистр, сумматоры по контрольны.м основа-ни м, выходы которых подключены ко вх-одаМ блока анализа -на 1нуль остатка по кОНтрольным осно ваНИЯ:м и блока ко«стант исправлен   ошибки, .подключенного к выходу блока определени  места оши-бки. ОНО характеризуетс  последовательным выполнением операци; нулевизаЦИи дл  вы влени  ошибочной цифры в исходном числе и .недостаточным быстродействием .A device for detecting and correcting information shredded in a system of residual classes is known. The device contains an input register, adders on test m bases, the outputs of which are connected to the I / O m of the analysis block — to 1 zero of the remainder on the control basis: m and the block “stant corrected errors connected to the error location block” -bki IT is characterized by sequential operation; nullification to detect erroneous figures in the original number and inadequate speed.

ОПисываемое устройство отличаетс  тем, чю в «его В|Ведены два блока .вычИсленИ  «еточного раига числа, выходами- подсоедилеННые к сум1маторам по контрольным основани м, блок храи-ени  .к.оиста нт исправлением, входами лодключеННый к входному регистру, а выхода-ми под|Ключе1Н|НЫй ко входам су|.м,маторов по ко-нтрольным оопова и м .и входа м блоков вычислени  .неточного ранга. Это увеличивает быстродействие устройства.The described device is distinguished by the fact that there are two blocks in its “B | Veda”. An example of current number, outputs - which are connected to the accumulators on the test bases, a correcting block, a key input to the input register, and an output mi | Klyuche1N | NYY to the entrances of the su | .m, matorov on the control oopov and m. and the input m of the computing units of the net rank. This increases the speed of the device.

На чертеже по.каза1на блок-схема устройства контрол  и исправлени  одиночных модульны.ч In the drawing, an example of the block diagram of the device for monitoring and correcting single modular units.

ошибок с негочь:ыл вычисле-ннем ранга в одном из вариантов вь1поЛ|Нени .mistakes with a bad thing: a computation of the rank in one of the variants of the | | Neni.

Дл  более полного по снени  работы устройства приводитс  описание алгоритма обнаружени  и исправлени  ошибки с использованием неточных значений ранга.For a more complete explanation of the operation of the device, a description is given of the algorithm for detecting and correcting errors using inaccurate rank values.

Олисание алгоритма. Устройство формировани  ра«га существенаю сокращаетс  в оборудовании , если вместо точного ранга и непозиционного кода с п символами формировать его пр Иблпженную величину Дл, примем J - i+;- где с - неопределенна  величина, котора  может принимать значени  «О или «1.Alignment algorithm. A device for the formation of a pa is essentially reduced in equipment if, instead of an exact rank and a non posi tion code with n symbols, to form its approximate value For, we take J - i +; - where c is an indefinite value that can take the value "O or" 1.

Пусть задан непозиционный код (HI, 02, ..., аи). Под одиноч,ной ошибкой модульного тииа или просто модульной ошибкой понимаетс  произвольное искажение одного из символов непозиционного кода. При этом предполагаетс , что искаженный символ принадлежит к клаосу символов по рассматривае мому модулю . Под операцией расширени  лонилтаетс  фар1мирование вычета по mod числа л, представленного «епозиционным кодом (аь оа, ..., an) по основани м PI, р2, ..., Р. Олераци  расширени  требует точного восстановлени  величВны ранга непозщионного кода (оьLet a nonpositional code (HI, 02, ..., au) be given. By a single modular error, or simply by a modular error, is meant an arbitrary distortion of one of the symbols of the nonpositional code. In this case, it is assumed that the distorted symbol belongs to the clause of symbols in the module under consideration. Under the expansion operation, the pharmacization of the deduction modulo the number of l, represented by the opposition code (aa oa, ..., an) on the bases of PI, p2, ..., P., olera expansion, requires exact restoration of the value of the unshared code (o

02, ...., On).02, ...., On).

Аппаратура формирова-ни  точного ранга ееизмерима с аппаратурой перевода числа, представленно-го «епозицио нным кодом, в непозиционный .The equipment of the form-exact rank is measurable with the equipment for converting the number represented by the “positional code” into the non-positional one.

Устройство ооновайо на использовании в процессе декодирова«и  операции расши1рени  с 1неточным фо рМИ:ро.ванием величины ранга, благодар  чему достигаетс  существанное сокращение оборудовайи  устройства декодировани .The device is used in the process of decoding and expansion operations with a 1-line basis: by increasing the rank value, thereby achieving a significant reduction in the equipment of the decoding device.

ВозможНОСть .построени  такого устройства обосновываетс  следующим 1П|редложение М. Условные о.боЗначен и :The possibility of constructing such a device is justified by the following 1P | Supplement M. Conditional b.Values and:

|Л:|Р - наименьший ,неот1рицательный вычет целого числ-а х чю modp;| L: | P - the smallest, non-negative deduction of an integer — a, x, a modp;

q q

цела  часть от делени  целого чисu jwhole part from dividing integer j

ла X на ЧИСЛО р, в результате 1кото,рого получаетс  остаток la X on the NUMBER of p, as a result of one, the remainder is obtained

t,PnQKiiKz - кодовый диапазон АУ ЦВМ, где Ki,K2 - контрольные основани , Q Pn-}-l;t, PnQKiiKz is the code range of the AU of a digital computer, where Ki, K2 are test bases, Q Pn -} - l;

-3Pii - V ;3Pn2 - диапазон допустимых значений ч.исла х.-3Pii - V; 3Pn2 - the range of valid values of the number of numbers x.

Пусть I - синдром людульной оши|5ки, формируемый па основе операции расширени  с оснований п на KiKz и с оснований Q на /Ci/C2 с нетомным определением рангов . Тогда синдром t, модульной 0Ш1габ КИ имеет структуру (/), если ошибка Vi имела место по олному из ooHOBaiHHU диапазона gPnQ,Let I be the syndrome of perversion | 5ki, formed on the basis of the expansion operation from bases n to KiKz and from bases Q to / Ci / C2 with a non-volume definition of ranks. Then the syndrome t, modular 0SH1gI KI has the structure (/), if the Vi error occurred on the total from the ooHOBaiHHU gPnQ range,

+)l+) l

IMKiKzKil 2 , L PiIMKiKzKil 2, L Pi

(ii), если ошибка VKi имела место по контрольному основанию К,(ii) if the error VKi occurred on the control base K,

|SA/(i-/(2lXl/ 2,| SA / (i - / (2lXl / 2,

S - I b (аналогично, если ощибка V/Co имела место но основанию Кг),S - I b (similarly, if the error V / Co occurred on the basis of Kg),

,|Л,/С2,, | Л, / С2,

где (/(,-1Д/С, { P QKz}- i К,.)where (/ (, - 1Д / С, {P QKz} - i К ,.)

Как следует из указанного П-редложени , ра:зброс синдрОМОв, св занный с |фо1р;МИ|рова.нием (Неточеного ранга, -невелик (определ етс  параметром р). Аналитическа  форма синдромов указывает алгоритм им ос кий прием подбора .контрольных оснований К, Kz, удовлетвор ющих требо:ванию разделимости ошибок.As it follows from this P-presentation, ra: zbros syndromes associated with | p1p; MI | irova.viem (Not accurate rank, not similar (determined by the parameter p). Analytical form of the syndromes indicates the algorithm it chooses the selection of test grounds K, Kz, satisfying the requirement of separation of errors.

Устройство Контрол  и исправлени  информации со1де,рж.ит (см. чертеж) входной регистр 1, предназначенный дл  временного запомИ1на;н1И  -остатков числа х по соответствующ .им модул м отдельно; устройство 2 дл  хр-анени  констант исправлени , представл ющее собой односторонние долговременные запо минающие устройства дл  1каждого ..модул ; блок 3, предназначенный дл  хра нени  констант; 4 вычислени  неточното ранга числа при расширении с оснований tPn на QK.K.2, состо щий из сумматоро.в 5, 6 ч схемы 7 а1}1алнза переноса из старшего разр да, соединенные параллельно-последовательно между собой; блок 5 вычислени  неточного ранга числа при расщиренин с оснований Q на состо щий из сум.маторов 9, 10 схемы 11 анализа переноса из старшего разр да, соединенные последовательно-.параллельно .между собой; сумматоры 12, 13 по контрольным основаНИЯ1М , Предназначенные дл  сум мИрова-ни  констащт при расширении .с Р ,на QKiK, поступающих из .устройства 2 и блока 4; сумматоры 14, 1-5 по контрольным основани м, предназначенные дл  суммировани  констант при расширении с Q на Pn/ i/C2, поступающих ИЗ устройства 2 И блока 3; блок 16 ко нстант исправлени , представл ющ.ий собой долговременное запоминающее устройство KOHCTaiHT исправлени  провер омо.го числа х; блок анализа i/7 на нуль разности цифр по контрольным основани м при расширении с t,Pn на QKiKz и цифр .по контрольным основани м гари раСширении с Q на , П1редназначенный дл  вьгработки сигнала наличи  или отсутстви  ошибки в .провер емом числе . Код провер емого числа л; по шинам .принимаетс  на входной регистр 7. ВыхОДные сигналы регистра подаютс  на (входы -блока 3 хранени  констант. АдресоФ дл  обращени  в блок констант служит код вычета, .записанный на входной регистр по 1соответствующе.му -основанию . С выходов блока 3 хранени  констант коды .вычетов по контрольным оонова-ни .м поступают -на входы сумматоров J2, 13, 14, 15, а коды констант, .предназначенные дл  вы-числени  неточных рантов числа, .-поступают на входы с}мматоров 5, 6 и 9, 10 блоков 4 и &.The Control and Correction Information device co, de f (see drawing) input register 1, designed for temporary storage; n 1I -degrees of x in the corresponding modules separately; a device 2 for the xy-aneni correction constants, which are unilateral long-term memory devices for 1 each module; block 3, designed to store constants; 4 calculations of inaccurate rank of the number when expanding from the bases of tPn to QK.K.2, consisting of summator at 5, 6 h of scheme 7 a1} 1nnza transfer from higher order, connected in parallel-series with each other; a block 5 for calculating an inaccurate number rank when it is cleared from the bases of Q to the summation of the matrices 9, 10 of the high-order transfer analysis circuit 11, connected in series-parallel to each other; adders 12, 13 on the test basis 1М, Intended for the sum of world constructions during the expansion. С Р, on QKiK, coming from the device 2 and block 4; adders 14, 1-5 on reference bases, designed to sum the constants when expanding from Q to Pn / i / C2, coming from device 2 and block 3; a correction coder unit 16, which is the KOHCTaiHT long-term rectifying memory, verifying the number of x; the analysis unit i / 7 to zero of the difference of digits on the test bases when expanding from t, Pn to QKiKz and the digits. on the test base of the expansion scale from Q to, P1 is intended for processing the signal of the presence or absence of an error in the tested number. Code of the checked number l; buses are received at the input register 7. The output signals of the register are fed to (inputs of the storage unit 3 of constants. AddressoF for addressing the block of constants serves a deduction code recorded at the input register on a corresponding basis. base. From the outputs of storage unit 3 of constants The check UN codes for the control UNOs. M come for the inputs of adders J2, 13, 14, 15, and the codes for the constants designed to calculate inaccurate number rant,. enter the inputs c} of the mattors 5, 6 and 9 , 10 blocks 4 and &.

Су мматО ры 5, 6 тл 9, 10 Представл ют собой п одноразр дных су.мматоров.Summaries 5, 6 TL 9, 10 They are n one-digit dry meters.

Вырабатываемые в каждом разр де сум;матора cyiMiMa и перенос поступают в качестве Одного из .слагаемых одноименного и следующего соответственно разр да -последующих сумматоров . Сигналы переноса, вырабатываемые в старш-их разр дах сумматоров 5, 6 н 9, 10, а также сигнал с выхода схе.м 7, 11 анал1иза -переноса , подаютс  «а входы сумматоров по контрольным основани им .12, 13 и 14, 15, та.к как эти сигналы . вл ютс  составл ющими неточного ранта числа х. Сумматоры 12, 13 и 14, 15 сум мируют поступающие На  х входы коды по соотВетствующим кснтрольны-м основани м при расширении числа в ту и другую . С выходов сум 1аторов но контрольным основани м сигналы .подаютс  на входы ;блока 16 конста.нт исправлени  и блока /7 анализа (На нуль.The sum of the cyiMiMa mat and the transfer produced in each discharge are transferred as One of the terms of the same name and the next one, respectively, of the subsequent adders. The transfer signals produced in the older bits of the adders 5, 6, 9, 10, as well as the signal from the output of Schemes 7, 11 of the analog-transfer, are fed to the inputs of the adders on the test bases of names 12, 13 and 14, 15, as these signals. are components of the inexact welt of the number x. Adders 12, 13 and 14, 15 add up the incoming On x inputs codes for the corresponding control bases as the number expands into the one and the other. From the outputs of the sum of the controllers, but for the control base, the signals. Are supplied to the inputs; block 16 const. Ont correction and block / 7 of the analysis (Zero.

Блок 17 анализа на нуль представл ет собой логическую схему сра.в-нени  кодов контрольных логических оснований, ;поступающ.их с выходов сумматоров 12 и М, IS и 75.The zero analysis block 17 is a logic circuit of the right-of-code codes of the control logic bases, coming from the outputs of the adders 12 and M, IS and 75.

ПрИ равенстве nonaipiHo этих кодов на выходе блока 17 вырабатываетс  сигнал правильности провер емого числа. В противно.м случае вырабатызаетс  сигнал наличи  ошибки. Оба эти сигнала выдаютс  в схему упра.влени  устройство .м -контрол  и исправлени . На выходах блока 16 констант исправлени  вырабатываетс  код ко-ррекции провер емого числа х при наличии в нем ошибки. .Адресом дл  обращени  в блок /5 констант исправлени  служитIf these codes are nonaipiHo equal, the output of block 17 produces a signal of the correctness of the tested number. In the opposite case, an error signal is generated. Both of these signals are output to the control circuit of the device. M -control and corrections. At the outputs of block 16 of the correction constants, the code of correction of the tested number x is generated if there is an error in it. The address for addressing the block / 5 correction constants is

раЗ 10СТЬ 15ЫЧСТОВ но контрольным OCiiOBailHHM,SIZE 10 OF 15 QUANTITY but control OCiiOBailHHM,

вырабатываема  «а выходах су-мматоров /2, 13 и 14, 15.produced by the outputs of the summators / 2, 13 and 14, 15.

Предмет изобретени Subject invention

Устройство дл  обнаружени  и иоправлен-и  ошибок в системе остаточных классов, содержащее входной iperHCTp, сумматоры по контрольным основани м, выходы которых подключены ко входам блока анализа  а нуль остатка .по контрольным оснаваии м « блока ко«стант исправлеии , отличающеес  тем, что, с целью увел ичени  быстродействи , в «его введены два блока вычислени  щеточного раига числа, выходами подсоедш енные к сумматорамA device for detecting and correcting errors in the system of residual classes, containing input iperHCTp, adders on test bases, the outputs of which are connected to the inputs of the analysis unit and the residual zero. On the control equipments of the block of correction, which is different in that In order to increase the speed, the number of the brush-raig computations has been entered into it, two outputs connected to adders

по контрольным ооноваим м, блок хра.нени  констант исправлением, входами подключенный к входному регистру, а выходами подключенный ко входам сумматоров по контрольным основани м и входам блоков вычислени  неточногоon the control signals, the storage unit of the constants by the correction, the inputs connected to the input register, and the outputs connected to the inputs of the adders on the test bases and the inputs of the calculation blocks

ранга.rank.

Нод норрзмцииNod norrmtstsii

Сигнал ешиЬниSignal

SU1626269A 1971-02-10 1971-02-10 DEVICE FOR DETECTION AND CORRECTION OF ERRORS IN THE SYSTEM OF RESIDUAL CLASSES SU398950A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1626269A SU398950A1 (en) 1971-02-10 1971-02-10 DEVICE FOR DETECTION AND CORRECTION OF ERRORS IN THE SYSTEM OF RESIDUAL CLASSES

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1626269A SU398950A1 (en) 1971-02-10 1971-02-10 DEVICE FOR DETECTION AND CORRECTION OF ERRORS IN THE SYSTEM OF RESIDUAL CLASSES

Publications (1)

Publication Number Publication Date
SU398950A1 true SU398950A1 (en) 1973-09-27

Family

ID=20466991

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1626269A SU398950A1 (en) 1971-02-10 1971-02-10 DEVICE FOR DETECTION AND CORRECTION OF ERRORS IN THE SYSTEM OF RESIDUAL CLASSES

Country Status (1)

Country Link
SU (1) SU398950A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213188A (en) * 1978-08-30 1980-07-15 Akushsky Izrail Y Apparatus for detecting and correcting errors in arithmetic processing of data represented in the numerical system of residual classes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213188A (en) * 1978-08-30 1980-07-15 Akushsky Izrail Y Apparatus for detecting and correcting errors in arithmetic processing of data represented in the numerical system of residual classes

Similar Documents

Publication Publication Date Title
US4402045A (en) Multi-processor computer system
US4358848A (en) Dual function ECC system with block check byte
Efanov et al. Synthesis of self-checking combination devices based on allocating special groups of outputs
JPS5864844A (en) Synchronism detecting system
US3622984A (en) Error correcting system and method
SU398950A1 (en) DEVICE FOR DETECTION AND CORRECTION OF ERRORS IN THE SYSTEM OF RESIDUAL CLASSES
US4414666A (en) Error checking and correcting apparatus
RU2007042C1 (en) System for encoding and decoding with error correction
RU2211492C2 (en) Fault-tolerant random-access memory
US3559166A (en) Probability error corrector and voltage detector
SU888203A1 (en) Self-checking storage
Stiffler Coding for random-access memories
US3560925A (en) Detection and correction of errors in binary code words
RU1797119C (en) Device for conversion of numbers from code of residual class into position code with check of errors
SU1531227A1 (en) Device for correction of errors of bose-chaudhurihoequenghem codes
SU940160A1 (en) Device for checking and correcting information
SU1149263A1 (en) Device for detecting and correcting errors
SU1149313A1 (en) Storage with detection of most probable errors
SU1532979A1 (en) Read-only memory with self-diagnosis
SU1644232A1 (en) Memory with error detection and correction
RU83859U1 (en) FAST-RESISTANT DEVICE FOR ACCELERATED REPRODUCTION
SU1674268A1 (en) Modular errors detector
SU1117714A1 (en) Versions of storage with self-check
SU1226536A1 (en) Storage with error correction
SU1547080A1 (en) Device for decoding iterative code