SU388303A1

SU388303A1 - ViiiUONAYA

Info

Publication number: SU388303A1
Application number: SU1691345A
Authority: SU
Inventors: И. И. Барановский А. А. Прозоров
Priority date: 1971-08-30
Filing date: 1971-08-30
Publication date: 1973-06-22

Description

1one

Изобретение относитс к области вьйнслйтельной техники и может быть использовано в аналоговых счетно-решающих устройствах, моделирующих математические уравнени ,The invention relates to the field of technology and can be used in analog computing devices that simulate mathematical equations,

Известны емкостные аналоговые запоминающие устройства, содержащие узел сравнени , формирователь управл ющих импульсов и узел запоминани и воспроизведени .Capacitive analog storage devices are known, comprising a comparison node, a driver for controlling pulses, and a memory and playback node.

Однако такие устройства не обеспечивают высокой точности воспроизведени запомненных величин.However, such devices do not provide high accuracy of reproduction of the stored values.

В предлагаемое устройство введены инверториый каскад на транзисторе с коллекторным , базовым и. эмиттерным резисторами и дв:а диода, один из кото.рых катодом подключен к базе транзистора, другой анодом к его эмиттеру, причем свободные электроды диодов объединены между собой и подключены к выходу узла сравнени , а через дополнительный резистор к шине нулевого потенциала , а коллектор транзистора инверторного каскада соединен с входом формировател управл ющих импульсов.In the proposed device entered the inverter cascade on the transistor with a collector, base and. emitter resistors and two: a diode, one of which is connected by a cathode to the base of the transistor, another anode to its emitter, and the free electrodes of the diodes are interconnected and connected to the output of the reference node, and through an additional resistor to the zero potential bus, the transistor of the inverter stage is connected to the input of the driver of control pulses.

Это позвол ет повысить точно,сть воспроизведени .This makes it possible to increase the accuracy of playback.

Принципиальна электрическа схема предлагаемого емкостного аналогового запоминающего устройства приведена на чертеже.The principal electrical circuit of the proposed capacitive analog storage device is shown in the drawing.

Устройство состоит из узла / сравнени , инверторного каскада 2 с двум диодами.The device consists of a node / comparison, an inverter stage 2 with two diodes.

формировател 3 управл ющих импульсов и узла 4 запоминани и воспроизведени .shaper 3 control pulses and memory and playback node 4.

Один из входов узла сравнени подключен к датчику 5 напр жени , второй вход соединен с источником 6 информации, генерирующим измен ющеес во времени напр жение и. Резисторы 7 и 5 узла сравнени подключены к входу трала-исторного дифференциаль ного усилител Р, Дл защиты от перегрузкиOne of the inputs of the comparison node is connected to the voltage sensor 5, the second input is connected to the information source 6, which generates a time varying voltage and. Resistors 7 and 5 of the reference node are connected to the input of a trawl-stern differential amplifier P, For overload protection

вход усилител 9 шунтирован ограничитель ными диодами 10 и //.the input of amplifier 9 is shunted by limiting diodes 10 and //.

Выход узла сравнени соединен с 1зх6доМ инверторного каскада 2. Инверторный каскад об,рйзобан резисторомThe output of the comparison node is connected to 1х6 доМ of the inverter cascade 2. Inverter cascade about, with a resistor

12, днодами 13 и 14 на входе, транзистором 15, коллекторным, эмиттерным и базойЫм резисторами 16, 17 и. 18,12, days 13 and 14 at the input, the transistor 15, the collector, emitter and base resistors 16, 17 and. 18,

Выход усилител 9 через диоды 13 и 14, обеспечивающие прохождение напр жени вThe output of amplifier 9 through diodes 13 and 14, which provide the passage of voltage to

положительном и отрицательном полупериодах , соединен соответственно с базой и эмиттером транзистора 15 инверторного каскада. Коллектор транзистора 15 через раздели .тельный конденсатор 19 соединен с базойpositive and negative half-periods, respectively, connected to the base and emitter of the transistor 15 of the inverter cascade. The collector of the transistor 15 is separated by a split. Capacitor 19 connected to the base

транзистора 20 формировател управл ющих сигналов. Разделительный конденсатор 19 и резистор 21 образуют дифференцирующую цепо,чку. Коллектор транзистора 20 через разделительный конденсатор 22 соединен с первичной обмоткой имтульсного трансформатоpa 23. Вторична обмотка трансформатора 23 подключена к входу узла 4 запоминани и воспроизведени и соединена с базами и коллекторами транзисторов 24 и 25 транзисторного ключа 26. Вход ключа 26 соединен с источником 27 информации, генерирующим напр жение V, текущее значение L которого подлежит запоминанию и воспроизведению. К выходу ключа 26 подключен запоминающий конденсатор 28, на который подаетс напр жение L. Конденсатор 28 подключен к входу разв зывающего усилител 29, включенного по схеме повторител , воспроизвод щего на подключенной к его выходу нагрузке 30 запомненную величину напр жени L. Вел.ичины и и V вл ютс взаимосв занными , измен ющимис во времени напр жени ми . Величина Е представлена напр жением , которое также может измен тьс во времени, однако при этом скорость изменени величин и и V должна превышать скорость изменени величины Е настолько, чтобы за цикл изменени величин f/ и У изменением Е можно было пренебречь. Пусть Е - неизменна во времени величина напр жени , а величины U и V функционально св занные между собой, (U), переменные напр жени . Лр.и этом величина L есть мгновенное значение иа-пр жени V, запомненное при совпадении мпновенного значени напр жени U с напр жением Е. Напр жение L запоминаетс и воспроизводитс в виде посто нного напрЯ|Жени в течение всего, цикла изменени величины U. Сравнение мгновенного значени напр л ени и с напр жением Е происходит на резисторах 7 и S, разностное напр жение поступает на вход усилител 9. При равенстве мгновенного значени напр жени и и напр жени Е напр жение на входе усилител 9 равно нулю. Напр жение на входе усилител 9 ограничиваетс диодами 10 и //, и поэтому напр жение на выходе усилител 9 представл ет переменное наир жение траиециедалыной (почти пр моугольной ) формы, измен ющеес синфазно и с той же цикличностью, что и напр жение V. При разности между напр жением Е и мгновенным значением напр жени U, равной нулю , происходит изменение пол рности трапециедального напр жени на выходе усилител 9. С выхода усилител 9 траиецнедалыное напр жение поступает на вход инверторного каскада с двум диодами. Через диод 14 в -положительный полупериод напр жение прикладываетс к базе, а через диод 13 в отрицательный полупериод к эмиттеру транзистора 15. Положительное напр жение, поступающее к базе транзистора 15, инвертируетс , а отрицательное напр жение , приложенное к эмиттеру того же транзистора , проходит, не претерпева инверсии, и на коллекторе о,бразуетс однопол рное напр жение , которое представл ет со:бой сумму посто нного напр жени и импульсного напр жени переходного процесса, возникающего при переходе от одного полупериода к другому при совпадении мгновенного значени напр жени с компенсирующим его напр жением . Из этого импульсного напр жени путем дифференцировани и ограничени отрицательной пол рности формируютс импульсы, управл ющие ключюм 26. Формирование управл ющих импульсов происходит следующим образом. С коллектора траизистора 15 через разделительный конденсатор 19 напр жение, продифференцированное цепочкой 19, 21, в виде двупол рных импульсов подаетс на базу транзистора 20 формировател управл ющих импульсов. Транзистор 20 отсекает отрицательные импульсы и усиливает положительные, которые с коллектора через разделительный конденсатор 22 поступают на первичную обмотку И1Мпульсного трансформатора 23. Импульсное напр жение вторичной об.мотки трансформатора 23 используетс как управл ющее и прикладываетс между базами и коллекторами транзисторного ключа 26. При наличии управл ющего импульса ключ 26 находитс в открытом СОСТОЯНИЕ и подключает запоминающий конденсатор 28 к .источнику информации (напр жение V, мгновенное значение которого подлежит запо.минанию). Конденсатор 28 за один или несколько импульсов зар жаетс до величины L; так как при. прекращении воздействи управл ющего импульса ключ 26 запираетс , величина L сохран етс на конденсаторе 28 в виде посто нного напр жени . Напр жение L с конденсатора 28 снимают через разв зывающий усилитель 29. Предмет изобретени Емкостное аналоговое запоминающее уст ройство, содержащее узел сравнени и формирователь управл ющих импульсов, соединенный с узлом запоминани и воспроизведени , отличающеес тем, что с целью повыщени точности, в него введен инверторный каскад на транзисторе с коллекторным, базо вым и эмиттерньш резисторами и два диода, один из которых катодом подключен к базе транзистора, другой анодом к его эмиттеру, причем свободные электроды диодов объединены .между собой и подключены к выходу узла сравнени , а через дополнительный резистор к шине нулевого потенциала, а коллектор транзистора инверторного каскада соединен с выходом .формировател управл ющих и.мпульсов.the transistor 20 of the driver control signals. The separation capacitor 19 and the resistor 21 form a differentiating circuit. The collector of transistor 20 is connected via an isolating capacitor 22 to the primary winding of an impulse transformer 23. The secondary winding of transformer 23 is connected to the input of the memory 4 and reproducing unit 4 and connected to the bases and collectors of transistors 24 and 25 of transistor switch 26. The input of key 26 is connected to information source 27, generating a voltage V whose current value L is to be memorized and reproduced. A memory capacitor 28 is connected to the output of the key 26, to which the voltage L is applied. The capacitor 28 is connected to the input of the decoupling amplifier 29 connected according to the repeater circuit that plays the stored voltage L. connected to its output 30 L. Magnitude and and V are interrelated, time varying voltages. The value of E is represented by the voltage, which can also vary over time, however, at the same time the rate of change of the values of and V must exceed the rate of change of the value of E so that during the cycle of change of the values of f / and Y the change of E can be neglected. Let E be a voltage unchanged in time, and U and V values functionally interconnected, (U), variables of voltage. LR. And this value L is the instantaneous value of V-voltage, memorized when the value of voltage U coincides with voltage E. Voltage L is stored and reproduced as a constant voltage | Gene, during the whole cycle of changing U. The comparison of the instantaneous value of the voltage with the voltage E occurs on the resistors 7 and S, the difference voltage is fed to the input of the amplifier 9. With the instantaneous value of the voltage and and the voltage E being equal, the voltage at the input of the amplifier 9 is zero. The voltage at the input of amplifier 9 is limited by diodes 10 and //, and therefore the voltage at the output of amplifier 9 represents the alternating edge of the near-real-time (almost rectangular) shape, changing in phase and with the same cyclical nature as voltage V. At the difference between the voltage E and the instantaneous value of the voltage U, equal to zero, the polarity of the trapezoidal voltage at the output of the amplifier 9 changes. From the output of the amplifier 9, the minimum channel voltage is fed to the input of the inverter stage with two diodes. Through a diode 14 in the positive half-period, the voltage is applied to the base, and through the diode 13 in the negative half-period to the emitter of the transistor 15. The positive voltage supplied to the base of the transistor 15 is inverted, and the negative voltage applied to the emitter of the same transistor passes without undergoing an inversion, and on the collector o, a unipolar voltage is generated, which represents: a battle: the sum of a constant voltage and a pulse voltage of a transient process that occurs during the transition from one half period to another when the instantaneous value of the voltage coincides with the voltage compensating for it. From this pulse voltage, by means of differentiation and limitation of negative polarity, pulses are generated that control the switch 26. The formation of the control pulses is as follows. From the collector 15 collector, through the separation capacitor 19, the voltage differentiated by the chain 19, 21, in the form of bipolar pulses, is fed to the base of the transistor 20 of the control pulse driver. The transistor 20 cuts off the negative pulses and amplifies the positive ones that from the collector through the coupling capacitor 22 are fed to the primary winding of an I1Mpulse transformer 23. The impulse voltage of the secondary side of the transformer 23 is used as a control and is applied between the bases and collectors of the transistor switch 26. If control is present The key 26 is in the open CONDITION and connects the storage capacitor 28 to the source of information (voltage V, the instantaneous value of which is subject to zapo.minaniyu m). Capacitor 28 is charged in one or more pulses to L; as when. when the control pulse is terminated, the key 26 is locked, the value L is stored on the capacitor 28 as a constant voltage. The voltage L from the capacitor 28 is removed through the decoupling amplifier 29. Object of the invention A capacitive analog storage device containing a comparison node and a driver for controlling pulses connected to the memory and reproduction node, in order to increase accuracy, an inverter is inserted into it a cascade on a transistor with a collector, base and emitter resistors and two diodes, one of which is connected by a cathode to the base of the transistor, the other by an anode to its emitter, and the free electrodes of the diodes combine enes .mezhdu other and connected to the output of the comparator, and via a further resistor to the ground potential rail and the collector of the transistor inverter stage connected to the output .formirovatel actuating i.mpulsov.