SU378037A1

SU378037A1 - ALL-UNION

Info

Publication number: SU378037A1
Application number: SU45219A
Authority: SU
Original assignee: Иностранные фирмы Компани Эндюстриель Телекоммюниксьон , Сосьете Ланнионез Электроник Франци

Description

1one

Изобретение относитс к области техники св зи.The invention relates to the field of communication technology.

Известна соединительна сеть с импульсным временным разделением каналов, содержаща управл ющее запоминающее устройство, входной , промежуточный и выходной коммутаторы, каждый из которых состоит из входных и выходных регистров. Така сеть имеет недостаточно больщую емкость.A known interconnecting network with a pulse time division of channels, comprising a control storage device, input, intermediate and output switches, each of which consists of input and output registers. Such a network has insufficient capacity.

В цел х увеличени емкости предлагаема сеть выполнена в виде двух идентичных сетей , в которых промежуточный коммутатор содержит дополнительные входные регистры. Последние соединены с дополнительным буферным запоминающим блоком, который св зан с управл ющим запоминающим устройством , имеющий дополнительный сдвоенный элемент на каждое слово, и с выходными регистрами промежуточного коммутатора. При этом каждый выходной регистр входного коммутатора одной сети соединен с соответствующим дополнительным выходным регистром такого же промежуточного коммутатора другой сети.In order to increase the capacity, the proposed network is made up of two identical networks in which the intermediate switch contains additional input registers. The latter are connected to an additional buffer storage unit, which is associated with a control storage device, having an additional double element for each word, and with the output registers of the intermediate switch. In addition, each output register of the input switch of one network is connected to the corresponding additional output register of the same intermediate switch of another network.

На фиг. 1 изображена схема временной соединительной сети с трем каскадами; на фиг. 2-временна соединительна сеть, обеспечивающа по вление основных составл ющих временных коммутаторов.FIG. 1 shows a diagram of a temporary interconnection network with three cascades; in fig. A 2-time connective network provides the main components of the temporary switches.

Трехкаскадна соединительна сеть}на2п линий состоит из двух сетей 2 и 3 с п лини ми кажда . Кажда из сетей 2 и 5 состоит из входного 4, промел уточного 5 и выходного 6 каскадов.The three-stage connective network of np2 lines consists of two networks 2 and 3 with lines of each. Each of the networks 2 and 5 consists of input 4, swept weft 5 and output 6 cascades.

Входной каскад сети 2 имеет п коммутаторов 7-7„; входной каскад сети 3 имеет п коммутаторов 8-8пПромежуточный каскад сети 2 имеет п основных 9-9п и п вспомогательных 10-Юп коммутаторов. Промежуточный каскад сети 3 содержит п основных 11-Ип и п вспомогательных 12-12п коммутаторов.The input stage of network 2 has n switchboards 7-7 „; The input cascade of network 3 has n switches 8-8p. The intermediate cascade of network 2 has n main 9-9π and n auxiliary 10-Jup switches. Intermediate cascade network 3 contains n main 11-Ip and n auxiliary 12-12p switches.

Выходной каскад 6 сети 2 содержит п коммутаторов 13-13п, выходной каскад сети 3 содержит п коммутаторов 14-14пВыходы коммутаторов 7 входного каскада 4 сети 2 соедин ютс с входами основных коммутаторов 9-9п промежуточного каскада 5 указанной сети и с входами вспомогательных коммутаторов 12-/2„ промежуточного каскада сети 3. Выходы коммутаторов 8-8п входного каскада сети 3 соедин ютс с входа п1 коммутаторов 11-//„ указанной сети, а также с входами вспомогательных коммутаторов 10-Юп промежуточного каскада сети 2.The output stage 6 of the network 2 contains n switches 13-13p, the output stage of the network 3 contains n switches 14-14p The outputs of the switches 7 of the input stage 4 of network 2 are connected to the inputs of the main switches 9-9p of the intermediate stage 5 of the specified network and to the inputs of the auxiliary switches 12- / 2 "intermediate network cascade 3. The outputs of the switches 8-8p of the input stage of the network 3 are connected from the input n1 of the switches 11 - //" of the specified network, as well as to the inputs of the auxiliary switches 10-Jup of the intermediate cascade of the network 2.

В общем случае дл соединени коммутаторов 7-7п и 11-Пп, 8-8п и П-Пп, 5- 8п и 10-10п следует иметь в виду каждый раз соединительную сеть, образованную из коммутаторов входного каскада 4 и определенных коммутаторов промежуточного каскада 5.In general, for connecting switches 7-7p and 11-Pp, 8-8p and P-Pp, 5-8p and 10-10p, you should keep in mind every time the connecting network formed from the switches of the input stage 4 and certain switches of the intermediate stage 5 .

Соединени между коммутаторами промежуточного каскада и коммутаторами выходного каскада 6 не став т никакой проблемы: выход щие линии сети коммутаторов 9-9„ и //-11п вл ютс общими с вспомогательными коммутаторами 10-10п и 12-12п.The connections between the intermediate stage switches and the switches of the output stage 6 do not pose any problem: the output lines of the network of switches 9-9 and // - 11p are common with auxiliary switches 10-10p and 12-12p.

На фиг. I все коммутаторы вл ютс квадратными , каждый из них имеет п входов и выходов. Но изобретение не ограничиваетс только этим вариантом исполнени и применимо вообще дл любой сети, р коммутаторов которой имеют п вход щих и т выход ндах лииий, что требует применени т коммутаторов в промежуточных каскадах дл р вход щих и р выход щих линий. Коммутаторы выходных каскадов в количестве р имеют т вход щих и п выход щих лииий.FIG. I All switches are square, each of them has n inputs and outputs. But the invention is not limited only to this embodiment, and is generally applicable to any network whose switchboards have incoming and outgoing lines, which requires the use of switches in intermediate stages for incoming and outgoing lines. Switchboards of output stages in the number of p have t incoming and n outgoing lia.

На фиг. 2 в качестве неограниченного примера изображены три временных коммутатора соединительной сети с трем каскадами.FIG. 2 as an unlimited example, three temporary switches of a connecting network with three stages are shown.

Если каждый временный коммутатор, такие как, например, коммутатор 15 входного каскада, коммутатор 16 промежуточного каскада и коммутатор 17 выходного каскада, имеет тридцать две вход щие и тридцать две выход щие линии сети, то речь идет о квадратных коммутаторах.If each temporary switch, such as, for example, an input stage switch 15, an intermediate stage switch 16 and an output stage switch 17, has thirty-two incoming and thirty-two outgoing network lines, then these are square switches.

На коммутаторе 15 наход тс тридцать два входных регистра .§32, к которым соответственно подход т входные линии 19 -/9з2 сети; буферное запоминающее устройство 20, состо щее из тридцати двух блоков или элементарных запоминающих устройств, каждое из которых имеет тридцать две кодовые комбинации восьми двоичных элементов (элементарные запоминающие устройства представл ют собою кодовые заноминающие устройства и в данном случае можно допустить, что речь идет о кодовых статических запоминающих устройствах); и управл ющее запоминающее устройство 21, имеющее как и буферное запоминающее устройство тыс чу двадцать четыре кодовые комбинации, но из дес ти двоичных элементов, и позвол ющее выбирать одну комбинацию из тыс чи двадцати четырех. Эти тыс ча двадцать четыре кодовые комбинации состо т из тридцати двух блоков тридцати двух кодовых комбинаций, один блок соединен с одним выходным регистром. Управл ющие запоминающие устройства могут быть двух типов: либо кодирующие, либо с кругооборотом слов друг за другом.On switch 15, there are thirty-two input registers .§32, to which, respectively, input lines 19 - / 9з2 of the network; a buffer storage device 20 consisting of thirty two blocks or elementary storage devices, each of which has thirty two code combinations of eight binary elements (the elementary storage devices are code memory devices, and in this case it can be assumed that these are code static storage devices); and a control storage device 21, having as well as a buffer storage device one thousand twenty four code combinations, but from ten binary elements, and allowing to choose one combination from a thousand twenty four. These twenty-four code combinations consist of thirty-two blocks of thirty-two code combinations, one block connected to one output register. Control storage devices can be of two types: either encoding, or with a cycle of words one after another.

Кроме того, коммутатор 15 имеет тридцать два выходных регистра 22i-.2.232, от которых отход т тридцать две промелсуточные вход щие линии 23i-25з2 сети к соответствующим входным регистрам коммутаторов и 11{-//32 промежуточного каскада.In addition, switch 15 has thirty-two output registers 22i-.2.232, from which thirty-two quarter-day input lines 23i-25z2 of the network depart to the corresponding input registers of the switches and 11 {- // 32 intermediate cascade.

На коммутаторах 16 и 17 наход тс элементы , аналогичные элементам коммутатора 15. Входные регистры 18 -/с5з2 соответственно заменены основными и вспомогательными 25i-.25з2 регистрами дл коммутатораOn switches 16 and 17 there are elements similar to those of switch 15. Input registers 18 - / с5з2 are respectively replaced by main and auxiliary 25i-.25з2 registers for the switch

16 и регистрами дл коммутатора 17. Буферное запоминающее устройство 20 заменено основным 27 и вспомогательным 28 буферными и запомииающими устройствами дл промежуточного каскада и буферным запоминающим устройством 29 дл выходного каскада и т. д. Т. е. каждый коммутатор любого каскада имеет идентичное устройство. В каждом коммутаторе промежуточного16 and the registers for the switch 17. The buffer storage device 20 is replaced by the main 27 and auxiliary 28 buffer and storage devices for the intermediate stage and the buffer storage device 29 for the output stage, etc. That is, each switch in any stage has an identical device. In each switch intermediate

каскада регистры 25i-25з2, идентичные другим регистрам, соединены с буферным запоминающим устройством 28, завис щим как и буферное запоминающее устройство 27 от управл ющего запоминающего устройства 30, кcascade registers 25i-25z2, identical to other registers, are connected to the buffer storage device 28, which is dependent like the buffer storage device 27 from the control storage device 30, to

которому добавл етс один дополнительный двоичный элемент 31 на каждую кодовую комбинацию либо тыс ча двадцать четыре двоичных дополнительных элемента дл запоминающего устройства на тыс чу двадцать четыреto which one additional binary element 31 is added for each code combination or one thousand and twenty-four binary additional elements for a memory device for one thousand and twenty-four

кодовые комбинации. Каждый двоичный донолнительный элемент позвол ет узиать, к какому буферному запоминающему устройству (27 или 28} относитс записанное слово.code combinations. Each binary add-on element allows the user to locate which buffer storage device (27 or 28} is a recorded word.

Кроме того, от каждого выходного регистра коммутатора входного каскада отходит вход ща лини дл коммутатора промежуточного каскада сети 3 (фиг. 1); от регистра 22 отходит лини 32 сети, подход ща к первомуIn addition, from each output register of the input stage switch an incoming line for the switch of the intermediate stage of network 3 (Fig. 1) departs; From the register 22 the line 32 of the network departs, coming to the first

входному регистру коммутатора 12; от регистра отходит лкли 33 сети, подход ща к тридцать второму входному регистру коммутатора промежуточного каскада 5. Входной регистр 25i промежуточного коммутатора соедин етс с линией 34 коммутатора 16, входной регистр 25з2 - с первым регистром коммутатора 8п.input register switch 12; From the register, the network 33 departs, corresponding to the thirty-second input register of the switch of the intermediate cascade 5. The input register 25i of the intermediate switch is connected to the line 34 of the switch 16, the input register 25з2 - to the first register of the switch 8n.

Принцип установки соединени между вход щей лииией сети 5 и выход щей линией сети 2 в каскадной временной соединительной сети, изображенной на фиг. 1, вл етс следующим .The principle of establishing the connection between the incoming line network 5 and the outgoing line network 2 in the cascade interconnecting network shown in FIG. 1 is as follows.

Предполагаетс , что выбор вход щей и выход щей линий сети осуществл етс с помощью внещних систем в сети, иа практике селективных блоков, с помощью которых выбираетс и номер временного пути вход щей и выход щей линий сети.It is assumed that the selection of the incoming and outgoing network lines is carried out with the help of external systems in the network, and with the practice of selective units, with the help of which the number of the time path of the incoming and outgoing network lines is selected.

Если рассматривать сначала временный коммутатор 15, то дл установки соединени временным путем ti входного регистра 18i и временным нутем tj выходного регистра 22i достаточно записать в кодовой комбинации дес ть элементов 31 управл ющего запоминающего устройства 21, соединенного с временным путем tj выходного регистра 22i, адрес кодовой комбинации буферного заноминающего устройства 20, соединенного с временным путем ti входного регистра 18i. Действительно , к каждому входному регистру коммутатора присоедин етс тридцать две кодовые комбинации буферного заноминающего устройства , соответствующего тридцати двум временным пут м, а к каждому выходному регистру относ тс тридцать две кодовые комбинации уцравл ющего запоминающего устройства . Таким образом, адрес, записанный в унравл ющем запоминающем устройстве, позвол ет прочитать в буферном запоминающем устройстве информацию, посылаемую на вход, и передать ее в выходной регистр и таким образом установить временное соединение.If we first consider the temporary switch 15, then to establish the connection by the temporal ti of the input register 18i and temporal tj of the output register 22i, it is enough to write in the code combination the ten elements 31 of the control storage device 21 connected to the temporal path tj of the output register 22i combinations of the buffer memory device 20 connected to the time path ti of the input register 18i. Indeed, thirty-two code combinations of a buffer memory device, corresponding to thirty-two time paths, are appended to each switch input register, and thirty-two code combinations of a memory storage device are assigned to each output register. Thus, the address stored in the control storage device allows the information sent to the input to be read in the buffer storage device and passed to the output register and thus establish a temporary connection.

Если рассматривать трехкаскадную соединительную сеть, .показанную на фиг. 1, соединение между временным входным путем сети 3 и временным выходным путем сети 2 устанавливаетс с помощью трех св зей: одна св зь в коммутаторе входного каскада, одна св зь в коммутаторе промежуточного каскада и одна св зь в коммутаторе выходного каскада . Отсюда, очевидно, следует, что выход коммутатора входного каскада соответствует входу коммутатора промежуточного каскада, выход которого должен соответствовать входу коммутатора выходного каскада.If we consider the three-stage interconnection network shown in FIG. 1, the connection between the temporary input path of network 3 and the temporary output path of network 2 is established using three links: one link in the input stage switch, one link in the intermediate stage switch and one link in the output stage switch. Hence, obviously, it follows that the output of the input stage switch corresponds to the input of the intermediate stage switch, the output of which must correspond to the input of the switch of the output stage.

66

Предмет изобретени Subject invention

Соединительна сеть с импульсным временным разделением каналов, содержаща управл ющее запоминающее устройство, входной, промежуточный и выходной коммутаторы, каждый из которых состоит из входных и выходных регистров, отличающа с тем, что, с целью увеличени емкости сети, она выполнена в виде двух идентичных сетей, в которых каждый промежуточный коммутатор содержит дополнительные входные регистры, соединенные с дополнительным буферным запоминающим блоком, который св зан с управл ющимThe interconnect network with a pulse time division of channels, containing a control storage device, input, intermediate and output switches, each of which consists of input and output registers, characterized in that, in order to increase the network capacity, it is made in the form of two identical networks in which each intermediate switch contains additional input registers connected to an additional buffer storage unit that is associated with the control

запоминающим устройством, имеющим дополнительный сдвоенный элемент на каждое слово , и с выходными регистрами промежуточного коммутатора, при этом каждый выходной регистр входного коммутатора одной сети соединен с соответствующим дополнительным выходным регистром такого же промежуточного коммутатора другой сети.storage device with an additional double element for each word, and with the output registers of the intermediate switch, each output register of the input switch of one network connected to the corresponding additional output register of the same intermediate switch of another network.

1в1c

32.32.

J2 3J2 3

tpuz.2tpuz.2