SU376736A1 - Транзисторная ячейка задержки сейсмических - Google Patents
Транзисторная ячейка задержки сейсмическихInfo
- Publication number
- SU376736A1 SU376736A1 SU1623675A SU1623675A SU376736A1 SU 376736 A1 SU376736 A1 SU 376736A1 SU 1623675 A SU1623675 A SU 1623675A SU 1623675 A SU1623675 A SU 1623675A SU 376736 A1 SU376736 A1 SU 376736A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- seismic
- transistor cell
- cell
- cell delays
- Prior art date
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
Изобретение относитс к аппаратуре дл сейсмической разведки и может быть использовано при конструировании электрических линий задержки, служащих как дл введени искусственного запаздывани сейсмических сигналов, так и дл суммировани сейсмических сигналов с временными сдвигами.
Известны транзисторные чейки задержки сейсмических сигналов, содержащие каскад фазовращател , резисторы и конденсаторы, включенные по схеме моста.
Дл увеличени входного сопротивлени и повыщени коэффициента передачи чейки перед каскадом фазовращател ставитс эмиттерный повторитель на одном транзисторе.
Однако в такой схеме чейки при изменении температуры окружающей среды измен етс коэффициент передачи чейки. Это объ сн етс наличием двух включенных последовательно эмиттерно-базовых р-л-переходов. Как известно, напр жение на открытом р-п-переходе может измен тьс примерно На 2- 3 мв на 1°С. При изменении температуры окружающей среды, например, nia 50° С изменение напр жени на последовательно соединенных двух р - «-переходах составл ет около 250 мв. Это изменение вызывает перемещение рабочей точки по характеристике, вследствие чего измен етс коэффициент усилени транзисторов и .коэффициент передачи чейки.
Целью изобретени вл етс повышение температурной стабильности коэффициента передачи чейки задержки.
Цель достигаетс тем, что база транзистора фазовращател подключена к коллектору транзистора противоположной проводимости, соединенного через резистор с щиной питани , а эмиттеры обоих транзисторов соединены потенциометром , посто нна часть которого вл етс плечом фазовращательного моста.
На чертеже показана принципиальна схема предложенной чейки задержки.
При подаче сигнала на входной зажим усиливаетс напр жение сигнала на транзисторе 1. Усиленный сигнал с коллектора транзистора / подаетс на базу транзистора 2. Так как сопротивление резистора 3 равно суммарному сопротивлению резисторов и 5, то сигналы
на коллекторе и эмиттере транзистора 2 будут равны по величине, но противоположны по фазе. Напр жение между коллектором и эмиттером транзистора 2 прикладываетс к одной диагонали моста фазовращающей цепи, состо щей из резисторов 5, 4, 5 и конденсатора 6. Задерлсанный сигнал снимаетс с другой диагонали моста, т. е. с выходного зажима и общей шины. Величина задержки определ етс номиналами резистора 7 и конденсатора 6.
Дл стабилизации режима работы чейки напр жение отрицательной обратной св зи с
одного из плеч фазовращающего моста подаетс в цепь эмиттера транзистора /. При этом обратной св зью охватываютс не только усилительные каскады, но и фазовращающий мост, чем существенно повышаетс стабильность коэффициента передачи чейки. 1(оэффициент передачи чейки устанавливаетс при помощи переменного резистора 4.
Предмет изобретени
Транзисторна чейка задержки сейсмических сигналов, содержаща каскад фазовращател , выполненный на транзисторе, резисторах и конденсаторе, включенных по схеме моста , отличающа с тем, что, с целью повышени температурной стабильности коэффициента передачи чейки, база транзистора фазовращател подключена к коллектору транзистора противоположной проводимости, соединенного через резистор с шиной питани , а эмиттеры обоих транзисторов соединены потенциометром , посто нна часть которого вл етс плечом фазовращательного моста.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1623675A SU376736A1 (ru) | 1971-02-08 | 1971-02-08 | Транзисторная ячейка задержки сейсмических |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1623675A SU376736A1 (ru) | 1971-02-08 | 1971-02-08 | Транзисторная ячейка задержки сейсмических |
Publications (1)
Publication Number | Publication Date |
---|---|
SU376736A1 true SU376736A1 (ru) | 1973-04-05 |
Family
ID=20466419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1623675A SU376736A1 (ru) | 1971-02-08 | 1971-02-08 | Транзисторная ячейка задержки сейсмических |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU376736A1 (ru) |
-
1971
- 1971-02-08 SU SU1623675A patent/SU376736A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870008435A (ko) | 상호콘덕턴스 증폭기 | |
US4065725A (en) | Gain control circuit | |
GB798523A (en) | Improvements relating to transistor amplifier circuits | |
ES384204A1 (es) | Perfeccionamientos en aparatos electronicos con etapa tra- ductora de senales. | |
US3369128A (en) | Logarithmic function generator | |
GB1413217A (en) | Circuit for shifting the dc level of a signal | |
SU376736A1 (ru) | Транзисторная ячейка задержки сейсмических | |
ES8200801A1 (es) | Una disposicion de circuito amplificador diferencial de ga- nancia variable | |
GB781666A (en) | Improvements relating to transistor amplifiers | |
US4237426A (en) | Transistor amplifier | |
US3662187A (en) | Fast analog multiplier | |
Pookaiyaudom et al. | Integrable electronically variable general-resistance converter-a versatile active circuit element | |
US3204191A (en) | Transistor amplifier including gain control and temperature sensitive means | |
US3612902A (en) | Temperature-independent antilogarithm circuit | |
SU669472A1 (ru) | Дифференциальный усилитель | |
US4038566A (en) | Multiplier circuit | |
US3274509A (en) | Differential amplifier | |
US4214176A (en) | Stabilized current sources network | |
JPS5531368A (en) | Transmission amount control circuit | |
US3405367A (en) | Quiescent current stabilized transistor amplifier | |
JPS5728407A (en) | Amplifying circuit | |
SU396691A1 (ru) | Операционный усилитель | |
GB1183537A (en) | Logic circuit | |
SU1571748A1 (ru) | Дифференциальный усилитель | |
Fabre | An integrable multiple output translinear current converter |