SU365027A1 - Устройство задержки - Google Patents

Description

1

Изобретение относитс  к импульсной технике и может быть использовано, например, в устройствах управлени  тиристорными ин верторами .

Известно устройство задержки сигналов, выполненное на основе мостовой врем задающей схемы с эквивалентом двухбазового диода в одной диагонали и источником питани  и коммутируемым тиристором в другой диагонали , содержащее также коммутирующий тиристор, катод которого подсоединен к отрицательному полюсу источника питани , а управл ющий электрод - к нагрузочному резистору мостовой врем задающей схемы.

Недостаток известного устройства задержки состоит в нецикличности его работы при поступлении на вход импульсов с определенной частотой.

В предложенном устройстве задержки этот недостаток устранен благодар  тому, что анод коммутирующего тиристора подключен через диод к плюсовой обкладке конденсатора мостовой врем задающей схемы и через резистор - к управл ющему электроду коммутируемого тиристора.-Принципиальна  схема устройства задержки приведена на чертеже.

Устройство содержит мостовую врем задающую схему / с врем задающим конденсатором 2 в одном плече - эквивалентом двухбазового диода в одной диагонали, источником питани  и коммутируемым тиристором 3 в другой диагонали, коммутирующий тиристор 4, управл ющий электрод которого подсоединен к нагрузочному резистору 5 мостовой врем задающей схемы, включенному между эмиттером /г-р-л.-транзистора 6 и отрицательным полюсом источника питани , диод 7 и резистор 8. Катод тиристора 4 подсоединен к отрицательному полюсу источника питани , анод через диод 7 - к плюсовой обкладке конденсатора 2 врем задающей схемы 1 и через резистор 8 - к управл ющему электроду коммутируемого тиристора.

Устройство задержки сигналов работает следующим образом.

После подачи импульса на управл ющий электрод коммутируемого тиристора 3, служащий входом устройства, тиристор включаетс , и напр жение питани  поступает на мостовую врем задающую схему /. Через определенное врем  ток разр да конденсатора 2 обуславливает по вление на нагрузочном резисторе 5 выходного импульса. Часть

тока разр да конденсатора 2 поступает в цепь управл ющего электрода коммутирующего тиристора 4, который открываетс , обеспечива  запирание тиристора 3, величина тока выключени  которого ограничена резистором 8. Одновременно через диод 7 и

коммутирующий тиристор 4 происходит полный разр д конденсатора 2, после чего устройство готово к повторному запуску.

Если входным сигналом  вл етс  поето н-ное напр жение, между входом устройства и источником сигнала включаетс  разделительный конденсатор.

Предмет изобретени 

Устройство задержки сигналов, выполненное на основе мостовой врем задающей схемы с эквивалентом двухбазового диода в одной диагонали и источником питани  и ком4

мутируемым- тирисгором в другой диагонали соДбрж-ащее коммутирующий тиристор, управл ющий электрод которого подсоединен к нагрузочному резистору мостовой врем задающей схемы, включенному между эмиттером /г-;7-п-транзистора и отрицательным полюсом источника питани , а катод -к отрицательному полюсу источника питани  отличающеес  тем, что, с целью обеспечени  циклической работы, анод коммутирующего тиристора подключен через диод к плюсовой обкладке конденсатора мостовой врем задающей схемы и через резистор - к управл ющему электроду коммутируемого тиристора.

Вход