SU364103A1 - Коммутатор цифровой информации со схемой контроля - Google Patents

Коммутатор цифровой информации со схемой контроля

Info

Publication number
SU364103A1
SU364103A1 SU1612768A SU1612768A SU364103A1 SU 364103 A1 SU364103 A1 SU 364103A1 SU 1612768 A SU1612768 A SU 1612768A SU 1612768 A SU1612768 A SU 1612768A SU 364103 A1 SU364103 A1 SU 364103A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
indicator
diodes
diode
Prior art date
Application number
SU1612768A
Other languages
English (en)
Inventor
И. П. Крюк В. Б. Пац И. В. Биткина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1612768A priority Critical patent/SU364103A1/ru
Application granted granted Critical
Publication of SU364103A1 publication Critical patent/SU364103A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

I
Р1зобретение относитс  к о.бласти автоматики и вычислительной техники.
Известные коммутаторы цифровой информации со схемой контрол , содержащие входные , избирающие и выходные диоды, соединенные в логические схемы «И, избирающие усилители, адресные и выходные шины, диодные лопические схемы «ИЛИ и «И, индикатор коротких замыкайий и обрывов соответственно входных и избирающих диодов, индикатор обрывов входных диодов, индикатор обрывов и коротких замьгканий выходных диодов и индикатор корот1ких замьканий избирающих диодов, имеют низкую надежность.
Цель изобретени  - повышение надежности коммутатора.
Цель достигаетс  тем, что обща  шина и выходы избирающих усилителей подключены соответственно к щине положительного потенциала источника питани  и -к адресным шинам и через резисторы к щине отрицательного потенциала источника питани , входы инди1катора коротких замыканий и обрывов соответственно входных и избирающих диодов и индикатора обрывов входных диодов подключены к выходу одной диодной логической схемы «или, входы которой подключены к выходным шинам коммутатора, вход индикатора обрывов и коротких замыканий выходных диодов подключен к выходу диодной логической схемы «II, входы которой подсоединены к .выходным шинам коммутатора, а вход индикатора коротких замыканий избирающих диодов подключен к выходу другой логической схемы «ИЛИ, входы которой подключены к адресным ш)1нам коммутатора.
На чертеже представлена схема ком.мутатора .
Ко ммутатор содержит //г-:канальный /г-разр дный ко.ммутатор цифровой информации, выполненный на Дюдных логических схемах «И дл  отрицательных потенциалов /, блок избирающих усилителей 2 (2а-2tn узел контрол  3.
Кажда  из схе.м «И, вход щих в состав «7-канального /г-разр диого коммутатора / цифровой ннфорМацви содержит в.ходной диод 4, избирающий диод 5, выходной диод б и резистор 7.
Блок 2 избирающих усилителей содержит т усилителей (2а-2т) на транзисторах, обща  щина которых (эмиттеры тра-нзисторов усилителей (2а-2in) присоединена к нотенциалу +5в, более положительному, чем нотенциал логического нул  входного сигнала (О в), а выходы подключены через резисторы 7 к потенциалу - 30 в более отрицательному, чем потенциал единицы входного с 1гнал  (-12в).
Узел 3 контрол  содержит: индикаторы
неисправностей 8-dl, диодные логические схемы «ИЛИ 12-15, диодные логические схемы «И 16 и 17 и схему фиксации неисправностей 18. Индикаторы 8-// неисправностей могут быть вьшолнвны, например, на основе триггеров Шмитта.
Если канал не вьгбран и на аноды избирающих диодов 5 подано наир жение +5 в,  чейки, составл ющие 1ком мутатор 1, заперты . Короткое замыкапие любого из входных диодов 4 или обрыв любого избирающего диода 5 вызывает ио вление на выходе (анод диода 6) потенциалов логического нул  или логической бд ииицы входных сигналов (О или - 12в), что вызывает срабатывание иидикатора 8 неисправности.
Если производитс  вы1борка канала и иа адресную шину (анод днода 5) подан потен .циал -ЗОе через резистор 7, отпирающий все   чейки данного канала (на адресных шииах остальных каналов присутствует потенциал + 50, который запирает  чейки этих каналов), то при отсутствии неисправностей ,на выходе .1пр1Исут1СТ1Вуют потенциалы входных сигналов (О или 120), а на адресных шинах выбранного канала (анод диода 5) - потенциал -30 в.
Индикаторы 8-// имеют следующие состо ни : 8, 10 -  11 - логическую единицу, 9 - логический нуль.
При обрыве входного диода 4 выбранного канала или коротком замыкании выходного диода 6 невыбранного канала на входе индикатора 10 неиоправностей по вл етс  потенциал -|-5 S, /который ставит иидикатор 10 неиоправнсстей в состо ние логического нул , что и указывает на иеи,опра вность.
При коротком замыкании избирающего диода 5 выбраннопо канала на выходе нндикатора 11 неисправностей по вл етс  потенциал входного сигнала (О либо 12 в), что приводит к перебросу индикатора // неисправностей в положение логического нул , указыва  на наличие неисправности.
При обрыве входного Д1иода 4 выбранного канала на вхаде ин|ди|катора 9 неисправностей по вл етс  потенциал -30 в. Это приводит к переброске индикатора 9 неиоправностей в состо ние логи1Чвокой единицы, что указывает на нвиогрравность.
Сигналы с индикаторов 8-11 неисправностей .поступают на схему 18 фиксации неис правностей , котора  фиксирует неисправность и определ ет ее ти1П.
Предмет изобретени 
Коммутатор цифровой информации со схемой контрол , содержащий входные, избирающие и выходные диоды, соединенные з логические схемы «И, избирающие усилители , адресные и выхо|дные шины, диодные логические схемы «ИЛИ и «И, индикатор короткнх за1мыканий и обрывов соответственно входных и избирающих диодов, индикатор обрывов входных диодов, индикатор обрывов и Коротких замьгканий выходных диодов и индикатор коротких за.мыканий избирающих
диодов, отличающийс  тем, что, с целью повышени  надежности, обща  Шина и выходы избирающих усилителей подключены соответственно к шине положительного потенциала 1источни«а питани  и к адресным шинам и
через резисторы - к шине отрицательного потенциала источника питани , входы индикатора коротких замьгканий и обрывов соответственно входных и ивбирающих диодов и индикатора обрывов входных диодов подключены к выходу одной диодной логической схемы «Р1ЛИ, входы -которой под,ключены к выходным щинам коммутатора, вход индикатора обрывов и коротких замьгканий выходных диодов пО(ДКЛ1Очен к выходу диодной лотичеокой схемы «И, .входы которой подсоединены к выходным щинам ком.мутатора, а вход индикатора корот1ких замьжаний избирающих диодов подключен к выходу другой логической схемы «ИЛИ, входы которой
подключены к адресным шина.м коммутатора.
SU1612768A 1970-12-25 1970-12-25 Коммутатор цифровой информации со схемой контроля SU364103A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1612768A SU364103A1 (ru) 1970-12-25 1970-12-25 Коммутатор цифровой информации со схемой контроля

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1612768A SU364103A1 (ru) 1970-12-25 1970-12-25 Коммутатор цифровой информации со схемой контроля

Publications (1)

Publication Number Publication Date
SU364103A1 true SU364103A1 (ru) 1972-12-25

Family

ID=20463940

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1612768A SU364103A1 (ru) 1970-12-25 1970-12-25 Коммутатор цифровой информации со схемой контроля

Country Status (1)

Country Link
SU (1) SU364103A1 (ru)

Similar Documents

Publication Publication Date Title
US3649844A (en) Parity circuit in ecl technique with short transit time
US4334308A (en) Test facility for error diagnosis in multi-computer systems, particularly in multi-micro-computer systems
US3953746A (en) Selector latch gate
EP0334545B1 (en) Single-level multiplexer
US4010385A (en) Multiplexing circuitry for time sharing a common conductor
SU364103A1 (ru) Коммутатор цифровой информации со схемой контроля
US3311881A (en) Selection circuit responsive to plural inputs in a priority sequence
US3217316A (en) Binary to ternary converter
DE1774987B2 (de) Elektronische Rechenmaschine. Ausscheidung aus: 1549455
US3348069A (en) Reversible shift register with simultaneous reception and transfer of information byeach stage
US3260841A (en) Tunnel diode majority logic serial binary adder/subtractor
US4771187A (en) Bistable circuit
SU417907A1 (ru)
US3171972A (en) Clocking of logic circuits
US3506816A (en) Electronic decoder circuit
US3601631A (en) Binary input controlled gate circuit for analog type signals
SU1702418A1 (ru) Устройство дл индикации
SU564632A1 (ru) Устройство дл сравнени двоичных чисел
SU1370763A1 (ru) Коммутатор с контролем
US3345610A (en) Signal detection apparatus
SU788380A1 (ru) Устройство реверсировани тока
SU605217A1 (ru) Устройство дл переключени резервных блоков системы
SU853571A1 (ru) Устройство контрол ключевых элементов
SU1236552A1 (ru) Посто нное запоминающее устройство
SU847515A1 (ru) Устройство выбора большинства из трех