SU362282A1 - ВСЕСОЮЗНАЯ I Шг'з-?г-.л •, •.,I - Google Patents

ВСЕСОЮЗНАЯ I Шг'з-?г-.л •, •.,I

Info

Publication number
SU362282A1
SU362282A1 SU1612862A SU1612862A SU362282A1 SU 362282 A1 SU362282 A1 SU 362282A1 SU 1612862 A SU1612862 A SU 1612862A SU 1612862 A SU1612862 A SU 1612862A SU 362282 A1 SU362282 A1 SU 362282A1
Authority
SU
USSR - Soviet Union
Prior art keywords
zero
transistor
organ
output
diode
Prior art date
Application number
SU1612862A
Other languages
English (en)
Inventor
Э. С. Никулин М. Н. Глазов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1612862A priority Critical patent/SU362282A1/ru
Application granted granted Critical
Publication of SU362282A1 publication Critical patent/SU362282A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1
Изобретение относитс  к области автоматики , а именно к устройствам дл  регулировани  и управлени  различными технологическими процессами.
Известно программное устройство, содержащее два нуль-органа, один из которых соединен через логическую схему с реверсивным счетчиком, подключенным к цифро-аналоговому преобразователю, выход которого соединен с первыми входами нуль-органов, импульсные генераторы и запоминающий конденсатор.
Иедостатками известного программного устройства  вл ютс  его невысокие скорость работы и надежность.
Дл  устранени  указанных недостатков применено программное устройство, в котором выход цифро-аналогового преобразовател  соединен с базой первого транзистора блока управлени , к эмиттеру которого через первый резистор подключен запоминающий конденсатор и второй вход другого нуль-органа; выход последнего соединен с логической схемой, а через дифференцирующую цепь - с шиной установки в нуль реверсивного счетчика и с базой второго транзистора, коллектор которого подключен к общей точке носледовательно соединенных резистора смещени  и катода стабилитрона; анод стабилитрона подключен к аноду диода и через второй резистор - к эмиттеру первого транзистора, причем катод
диода, запоминающий конденсатор и эмиттер второго транзистора соединены со вторым входом нуль-органа. На чертеже представлена схема предлагаемого зстройства, содержащего первый нульорган /; логическую схему 2; реверсивный счетчик 3; цифро-аналоговый преобразователь 4; блок импзльсных генераторов 5; транзисторы 6, 7; резисторы 8, 9 и W; зааюминающий
конденсатор //; второй нуль-орган 12; дифференцирующую цепь 13; резистор 14; стабилитрон 15; диод 16; блок управлени  /7.
Непосредственно программное устройство содержит нуль-орган /, соединенный с логической схемой 2, реверсивный счетчик 3, который подключен к цифро-аналоговому преобразователю 4, и импульсные генераторы 5. Остальные элементы и узлы схемы, включа  транзисторы 6, 7, резисторы 8-10, запоминающий конденсатор //, нуль-орган 12, выход которого подключен через дифференцирующую цепь 13 к шине установки в «О реверсивного счетчнка 3, а также стабнлнтром /5 и диод 16 служат дл  восстановлени  программы, котора  может нарушатьс  из-за случайных сбоев счетчика и перерывов в подаче питани .
Принцип действи  программного устройства заключаетс  в следующем. При нормальной работе устройства напр жение па запоминающем конденсаторе // практически повтор ет
программный сигнал Un, формируемый на выходе цифро-аналогового преобразовател  4. При соответствующем (выборе посто нных времени цепей зар да и разр да конденсатора // и сдвиге статической характеристики нуль-органа 12 на величину падени  напр жени  на переходе база-эмиттер транзистора 5, например , путем подключени  цифро-аналогового преобразовател  4 к другому входу нуль-органа через эмиттерный повторитель, эквивалентна  разность сигналов на входах нуль-органа 12 не превышает одного кванта цифроаналогового преобра:зовател  4. Такое рассогласоваиие лежит IB зоне нечувств-ительности нуль-органа 12, и программное устройство работает в обычном режиме формировани  программы . Поскольку сигнал па выходе нуль-органа 12 равен нулю, транзистор 7 закрыт и стабилитрон 15 проводит ток, смещающий диод 16 в пр мом направлении. Благодар  этому при уменьшении сигнала на выходе цифро-аналогового |преобразовател  4 в режиме формировани  программы разр д конденсатора // осуществл етс  в основном через низкоомную цепь, состо щую из резисторов 8, 9 и открытого диода 16.
При сбое счетчика 3 «следствие вли ни  помех или перерывов питани  разность Af/ сигналов Un и Uc превысит зону нечувствительности нуль-органа 12, который срабатывает и -выдает единичный сигнал на выходе. Этот сигнал открывает транзистор 7, что вызывает закрывание стабилитрона 15 и диода 16, который смещаетс  за счет напр жени  на конденсаторе // в непровод щем направлении. В момент изменени  сигнала на выходе нульоргана 12 дифференцирующа  цепь 13 формирует импульс на шине установки нул  реверсивного счетчика 3, благодар  чему напр жение на выходе цифро-аналогового преобразовател  4 падает до нул . В результате переход эмиттер - база транзистора 6 также смещаетс  напр жением в непровод щем направлении . Таким образом, за Счет указанных соединений элементов схемы сопротивление в цепи разр да конденсатора // при срабатывании нуль-органа 12 определ етс  входным сопротивлением этого нуль-органа, а также утечками самого конденсатора и сопротивлени ми смещенных в обратном направлении диода 16, стабилитрона 15 и перехода эмиттер - база транзистора 6. Поэтому посто нна  времени цепи разр да конденсатора // в режиме восстаиовлени  програм.мы может быть достаточно большой независимо от выбора посто нной времени цепи зар да, что позвол ет сохран ть -практически неизменным напр жение Uc в течение времени, необходимого дл  устранени  сбоев счетчика.
Восстановление программного сигнала осуществл етс  с помощью логической схем и 2, котора  по едииично.му сигналу иуль-оргама 12 переводит установленный в нулевое состо ние реверсивный счетчик 3 в режим сложееи  и подключает к его счетному входу
соответствующий генератор импульсов 5. В результате происходит нарастание сигнала на выходе цифро-аналогового преобразовател  4 со скоростью, определ емой частотой подключенного генератора. В момент, когда эквивалентна  разность напр жений на входах нуль-органа 12 окажетс  в пределах его зоны нечувствительности, т. е. при соответствии сигналов Un и Uc, нуль-орган 12 перейдет в нулевое состо ние, в результате чего транзистор 7 закроетс , логическа  схема вернетс  в исходное состо ние и переведет программное устройство в режим продолжени  программы. Отметим, что при кратковременных перерывах в подаче питани  смещение стабилитрона 15 и диода 16 в обратном направлении происходит вследствие падени  напр жени  источника ЕСМ, а переход база - эмиттер транзистора 6 закрываетс  за счет уменьшени  сигнала Un. Поэтому конденсатор // разр жаетс  по-прежнему в основном через входное сопротивление нуль-органа 12. При по влен-ии питани  и наличии рассогласовани  между сигналами Un и Uc восстановление информации осуществл етс  по едииичиому сигналу нуль-органа 12 подобно тому, как это было описано выше.
Та.ким образом, за счет введени  в схему программного устройства дополнительных элементов с указанными св з ми достигаетс  ускоренна  запись информации на запоминающий конденсатор, благодар  чему напр жение на его обкладках отслеживает программный сигнал при достаточно больших скорост х его
изменени . В то же врем  соответствующа  коммутаци  позвол ет увеличить посто нную времени разр да конденсатора, благодар  чему обеспечиваетс  сохранен-ие напр жени  иа его обкладках при восстановлении программы после сбоев счетчика.
Предмет изобретени 
Программное устройство, содержащее два
нуль-органа, один из которых соединен через логическую схему с реверсивным счетчиком, подключенным к цифро-аналоговому преобразователю , выход которого соединен с первыми входами нуль-органов, блок импульсных генераторов , запоминающий конденсатор и блок управлени , отличающеес  тем, что, с целью повышени  быстродействи  и надежности работы устройства, в нем выход цифро-аналогового преобразовател  соединен с базой первого транзистора блока управлени , к эмиттеру которого через первый резистор подключен второй вход другого нуль-органа, выход которого соединен с логической схемой, с базой второго транзистора блока зправлеии  и через дифференцирующую цепь - с шиной установки в нуль реверсивного счетчика, коллектор второго транзистора блока управлени  подключен к общей точке резистора смещени  и катода стабилитрона, анод которого подключей к аноду диода и через второй резистор -
к эмиттеру первого транзистора, катод диода и, эмиттер второго транзистора через запоминающий конденсатор подключены ко второму Бходу нуль-органа.
0or . YI II
t ll-IL
j . (viwv i- iiT T;|ir-Amumairra.
I 1 |- Z UJ .5
L,-I U--J ,,
SU1612862A 1971-01-08 1971-01-08 ВСЕСОЮЗНАЯ I Шг'з-?г-.л •, •.,I SU362282A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1612862A SU362282A1 (ru) 1971-01-08 1971-01-08 ВСЕСОЮЗНАЯ I Шг'з-?г-.л •, •.,I

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1612862A SU362282A1 (ru) 1971-01-08 1971-01-08 ВСЕСОЮЗНАЯ I Шг'з-?г-.л •, •.,I

Publications (1)

Publication Number Publication Date
SU362282A1 true SU362282A1 (ru) 1972-12-13

Family

ID=20463968

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1612862A SU362282A1 (ru) 1971-01-08 1971-01-08 ВСЕСОЮЗНАЯ I Шг'з-?г-.л •, •.,I

Country Status (1)

Country Link
SU (1) SU362282A1 (ru)

Similar Documents

Publication Publication Date Title
US3675144A (en) Transmission gate and biasing circuits
US4441136A (en) Switching circuit
US3676700A (en) Interface circuit for coupling bipolar to field effect transistors
US4823309A (en) Data processing system with improved output function
JPH0370317B2 (ru)
GB1366772A (en) Field effect transistor inverter circuits
US3160766A (en) Switching circuit with a capacitor directly connected between the bases of opposite conductivity transistors
GB1473568A (en) Mos control circuit
JPS6037996B2 (ja) バツフア回路
US3079513A (en) Ring counter employing nor stages with parallel inputs and capacitive interstage triggering
US3963946A (en) Driver circuit for step motor
JP2743401B2 (ja) Ecl回路
SU362282A1 (ru) ВСЕСОЮЗНАЯ I Шг'з-?г-.л •, •.,I
US5136183A (en) Integrated comparator circuit
US3254238A (en) Current steering logic circuits having negative resistance diodes connected in the output biasing networks of the amplifying devices
US3217316A (en) Binary to ternary converter
US3509366A (en) Data polarity latching system
US4518872A (en) MOS Transition detector for plural signal lines using non-overlapping complementary interrogation pulses
US3205445A (en) Read out circuit comprising cross-coupled schmitt trigger circuits
US4382197A (en) Logic having inhibit mean preventing erroneous operation circuit
US3182204A (en) Tunnel diode logic circuit
US3412265A (en) High speed digital transfer circuits for bistable elements including negative resistance devices
JPS62117410A (ja) フリツプフロツプ
US3514637A (en) Control apparatus
US3178585A (en) Transistorized trigger circuit