SU348113A1 - - Google Patents

Info

Publication number
SU348113A1
SU348113A1 SU1349976A SU1349976A SU348113A1 SU 348113 A1 SU348113 A1 SU 348113A1 SU 1349976 A SU1349976 A SU 1349976A SU 1349976 A SU1349976 A SU 1349976A SU 348113 A1 SU348113 A1 SU 348113A1
Authority
SU
USSR - Soviet Union
Prior art keywords
analog
model
analogue
penalty function
signals
Prior art date
Application number
SU1349976A
Other languages
Russian (ru)
Original Assignee
Г. И. Грездов , К. И. Гищак Институт кибернетики Украинской ССР
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Г. И. Грездов , К. И. Гищак Институт кибернетики Украинской ССР filed Critical Г. И. Грездов , К. И. Гищак Институт кибернетики Украинской ССР
Priority to SU1349976A priority Critical patent/SU348113A1/ru
Application granted granted Critical
Publication of SU348113A1 publication Critical patent/SU348113A1/ru

Links

Description

Изобретение относитс  к области вычислительной техники.This invention relates to the field of computing.

Известны аналоговые вычислительные устройства дл  решени  систем обыкновенных дифференциальных уравнений, содержащие дискретно-аналоговый преобразователь и формирователь производной с подключенными к нему автоматом режимов работы и формировател ми штрафных функций.Analog computing devices for solving systems of ordinary differential equations are known, which contain a discrete-analog converter and a derivative former with an automatic mode of operation and penal function generators connected to it.

Все известные устройства требуют ввода начальной информации в цифровой и аналоговый вычислитель)1ые блоки и большого количества времени при составлении программ работы .All known devices require input of the initial information in a digital and analog computer) first blocks and a large amount of time in the preparation of work programs.

Предла1аемое устройство отличаетс  от известных тем, что оно содержит в цепи между выходом дискретно-аналогового преобразовател  и одним из формирователей штрафной функции лоследовательно включенные в модель-аналог производных и согласующий коммутатор, управл ющие входы которого присоединены к выходам автомата режимов работы.The proposed device differs from the known ones in that it contains in the circuit between the output of the discrete-analog converter and one of the formers of the penalty function which are subsequently included in the analog model of derivatives and the matching switch, the control inputs of which are connected to the outputs of the automaton of operation modes.

На чертеже приведена блок-схема гибридной вычислительной машины.The drawing shows a block diagram of a hybrid computing machine.

Машина содержит аналоговое вычислительное устройство 1 дл  решени  систем обыкновенных дифференциальных уравнений, в которое входит дискретно-аналоговый преобразователь 2, модель-аналог 3 системы функцнй , модель-аналог 4 нропзводных, модельквазианалог 5 начальных условий, модельквазианалог 6 инверторов, согласующий коммутатор 7, формирователи штрафных функций 8i, 82 и 8з формирователь производной 9 и автомат режимов работы 10.The machine contains an analog computing device 1 for solving systems of ordinary differential equations, which includes a discrete-analog converter 2, a model analog 3 of a function system, a model analog of 4 non-triggered ones, a model quasi-analogue 5 initial conditions, a model quasi-analogue 6 inverters, matching switch 7, drivers for penalties functions 8i, 82 and 8h shaper derivative 9 and automatic modes of operation 10.

Аналоговое вычислительное устройство позвол ет решать на гибридной вычислительной машине задачи видаAnalog computing device allows solving tasks of the form

+ Ф(, 0,(1) + F (, 0, (1)

где X - вектор искомых -переменных, аwhere X is the vector of the desired variables, and

(2)(2)

Ф - заданна  нелинейна  функци .Ф - given nonlinear functions.

Модель-аналог 3 системы функций выполнена в виде нелинейного резистивного многополюсника и  вл етс  функциональным преобразователем многих переменных с видом преобразовани  Ф. Наличие в устройстве инвертированных X и неинвертированных X значений искомых переменных позвол ет выполн ть указанные нреобразовани  безThe model-analogue 3 of the system of functions is made in the form of a nonlinear resistive multipole and is a functional converter of many variables with the transformation type F. The presence of inverted X and non-inverted X values of the desired variables in the device allows performing these transformations without

операционных усилителей. Модель-аналог 4 производных выполнен в виде многополюсника из интегрирующих емкостей. Модели-квазианалоги 5 и 6, соответственно начальных условий и инверторов выполнены в виде линейдл  выработки сигналов, определ емых нев зк , в уравнении ,(3) (Хо - задаваемый вектор начальных уеловнй ) и нев зками в уравнении (2). Согласуюш ,н коммутатор 7 содержит согласующие резисторы и ключевые элементы. Формирователи 8, 22 и 8з штрафной функции вынолнены в виде диодно-резистивных многополюсников и служат дл  формировани  пары сигналов /+ и f по входным сигналам е, в соответствии с выражени ми /.-S,(i). f 2/,{Bi). Закон преобразовани  f--i(i) и f-i(i) задаетс  услови ми работы аналогового вычислительного устройства в гибридной вычислительной машнне и выбираетс  таким, чтобы штрафна  функци  ,-L(6) имела квадратичную зависимость в зоне изменени  8 около нул  и линейную в остальной области. Формирователь 9 нроизводной представл ет транзисторную схему, предназначенную дл  выработки выходного сигнала / по входным сигналам /+ и / в соответствии с выражением (/,31) dt где /г - некоторый множитель. Содержащиес  в схеме формировател  9 производной ключевые элементы позвол ют вынолн ть преобразование (7) дл  сигналов, поступающих по различным входам. Автомат 10 режимов работы служит дл  выработки дискретных сигналов, определ ющих режим работы аналогового вычислительного устройства 1 по внешним командам (например, от оператора). Аналого-дискретный преобразователь 11 предназначен дл  выработки выходного сигнала а по входному сигналу в соответствии с выражением а l-d+Sign/) и может быть выполнен, например, в виде триггера Шмидта. Дискретно-аналоговый преобразователь 2 выполнен в виде набора управл емых генераторов линейно измен ющиес  то в сторону возрастани , то в сторону убывани . Предлагаемое устройство работает слелТующим образом. На входы модели-аналога 3 системы функций , модели-аналога 4 производных, моделейквазиаиалогов начальных условий 5 и инверторов 6 подаютс  входные сигналы аналогового вычислительного устройства 1. Автомат 10 режимов работы задает следующие режимы аналогового вычислительного устройства: исходного положени , решени  и останова. В режиме исходного положени  решаетс  задача, представленна  системами уравнений (2) и (3). В этом режиме используютс  сигналы модели-квазианалога 5 начальных условий и моделн-квазианалога 6 инверторов. Модель-квазианалог 5 начальных условий вырабатывает сигналы, соответствующие нев зкам в уравнении (3), а модель-квазианалог 6 инверторов - соответствующие нев зкам в уравнении (2). Эти нев зки поступают на входы формирователей 82 и 8з штрафной функции , на выходах KOjopbix образуютс  нары составл ющих штрафных функций в соответствии с выражени ми (4) и (5). Обща  штрафна  функци , равна  сумме штрафной функции начальных условий и штрафной функции инверторов, имеет единственный минимум , соответствующий решени м систем уравнений (2) и (3). Работа гибридной вычислительной машины в этом режиме состоит в отыскании этого минимум-а. Составл ющие штрафной функции поступают на входы формировател  9 производной, где кажда  из пар составл ющих штрафной функции преобразуетс  в соответствии с выражением (7) и полученные сигналы суммируютс . Пара выходных сигналов формировател  8i штрафной функции в этом режиме отключаетс  по команде автомата 10 режимов работы. В режиме решени  решаетс  задача вида (1), (2). Па выходах модели-аналога 3 системы функций вырабатываютс  текущие значени  системы функций Ф, выходными сигналами модели-аналога 4 производных  вл ютс  производные входных сигналов. Выходные сигналы модели-аналога 4 производных и модели-аналога 3 системы функций поступают на входы согласующего коммутатора 7, на выходе которого образуютс  нев зки в системе дифференциальных уравнений (1). Выходные сигналы согласующегос  коммутатора 7 поступают на вход формировател  8i штрафной функции, на выходах которого образуютс  составл ющие штрафной функции в соответствии с выражени ми (4) и (5). Модель-квазианалог 6 инверторов и формирователь БЗ штрафной функции работают так же, как и в предыдущем режиме. Обща  штрафна  функци  f-f, + /.,(9) где / н fa - штрафные функции соответственно системам уравнений (1) и (2), имеет единственный минимум. Координаты минимума измен ютс  во времени из-за наличи  в ренкчемой задаче системы обыкновенных дифференциальных уравнений. Работа гибридной вычислительной машины в в этом режиме состоит в отыскании координат этого минимума и в слежении за минимумом нрп изменении его координат. Составл ющие штрафных функций с выходов формирователей 8i и 8з штрафных функций поступают на входы формировател  9 производной, где кажда  из пар составл ющих штрафной функции преобразуетс  в соответствии с выражением (7), а полученные сигналы суммируютс , в результате чего образуетс  производна  по времени от штрафной функции (9). Поступаюш,а  от формировател  82 штрафной функции пара сигналов в этом режиме отключаетс  по команде автомата 10 режимов работы. В режиме останова решаетс  задача, представленна  системой (2) и системой дифференциальных уравнений, .-0. dt Режим останова, в основном, совпадает с режимом решени . Отличие состоит лишь в переходе с уравнени  (1) на уравнение (Ю). Это осуществл етс  путем отключени  в согласующем коммутаторе 7 модели-аналога 3 системы функций по команде автомата 10 режимов работы. Во всех режимах выход формировател  9 производной  вл етс  выходом аналогового вычислительного устройства 1. Выходной сигнал / аналогового вычислительного устройства 1 поступает на вход аналого-дискретного преобразовател  11, который вырабатывает выходной сигнал сг в соответствии с выражением (8). Выходной сигнал аналого-дискретного преобразовател  11 поступает на вход цифрового вычислительного устройства 12, который вырабатывает серию сигналов в виде последовательности взаимно ортогональных векторов, компоненты которых могут принимать лишь два значени  +1 и -1. Выходные сигналы цифрового вычислительного устройства 12  вл ютс  управл ющими сигналами дискретно-аналогового преобразоватсл  2, на выходах которого образуютс  напр жени , определ ющие траекторию поиска. Полученна  траектори  имеет вид непрерывной ломаной линии со взаимно ортогональными пр молинейными участками. В целом работа гибридной вычислительной машины характеризуетс  следующим образом. При пр молинейном движении по выбранному направлению анализируетс  изменение штрафной функции. Если штрафна  функци  убывает (а 0), то движение в выбранном направлении сохран етс , если же штрафна  функци  возрастает (), то сперва направление движени  измен етс  на ортогональное к предыдущему, затем производитс  реверс в этом направлении, после чего снова переход на новое направление и т. д. до тех пор, пока штрафна  функци  не начнет убывать . Такой процесс поиска дает возможность быстро находить минимум штрафной функции . Вектор Ао используетс  дл  задани  начальных условий системы дифференциальных уравггений. П р е д : с т и з о б ) е т е н и   Аналоговое вычислительное устройство, содержащее дискретно-аналоговый преобразователь и формирователь производной с подключенными к нему автоматом режимов работы и формировател ми штрафных функций, отл и чающеес  тем, что, с целью упрощени  ввода информации об исходных данных, оно содерл ит в цепи между выходом дискретноаналогового преобразовател  и одним из формирователей штрафной функции последовательно включенные модель-аналог производных и согласующий коммутатор, управл ющие входы которого присоединены к выходам автомата режимов работы.operational amplifiers. Model-analogue of 4 derivatives is made in the form of a multipole of integrating capacitors. The quasi-analogous models 5 and 6, respectively, of the initial conditions and inverters are made in the form of a linear generator of generating signals defined by a gap, in the equation, (3) (X0 is a definable initial vector) and the constraints in equation (2). I agree, switch 7 contains terminating resistors and key elements. Shapes 8, 22, and 8z of the penalty function are implemented in the form of diode-resistive multipoles and serve to form a pair of signals / + and f from the input signals e, in accordance with the expressions /.-S, (i). f 2 /, {Bi). The transformation law f - i (i) and fi (i) is determined by the operating conditions of the analog computing device in the hybrid computing machine and is chosen such that the penalty function, -L (6) has a quadratic relationship in the zone of change 8 near zero and linear in the rest of the area. Shaper 9 of the derivative represents a transistor circuit designed to generate an output signal (from input signals / + and /) in accordance with the expression (/, 31) dt where / g is a certain multiplier. The key elements contained in the driver 9 circuitry allow the conversion (7) to be performed on signals arriving at different inputs. The machine 10 modes of operation is used to generate discrete signals that determine the mode of operation of analog computing device 1 for external commands (for example, from the operator). Analog-discrete converter 11 is designed to generate an output signal and the input signal in accordance with the expression a l-d + Sign /) and can be performed, for example, in the form of a Schmidt trigger. Discrete-to-analog converter 2 is designed as a set of controlled oscillators that vary linearly upward, then downward. The proposed device works in the following way. The inputs of the model-analogue 3 of the function system, the model-analogue of 4 derivatives, the models of quasi-dialogs of initial conditions 5 and inverters 6 are fed to the input signals of the analog computing device 1. The automatic machine 10 operating modes sets the following modes of the analog computing device: initial position, decision and stop. In the initial position mode, the problem is solved, represented by the systems of equations (2) and (3). In this mode, the signals of the model-quasi-analogue 5 initial conditions and the model-quasi-analogue 6 inverters are used. The model-quasi-analogue of 5 initial conditions produces signals corresponding to the mismatches in Eq. (3), and the model-quasi-analogue of 6 inverters, corresponding to the mismatches in Eq. (2). These discrepancies arrive at the inputs of the formers 82 and 8z of the penalty function; at the outputs of KOjopbix, bunks of penalty functions are formed in accordance with expressions (4) and (5). The total penalty function, equal to the sum of the penalty function of the initial conditions and the penalty function of the inverters, has a single minimum corresponding to the solutions of the systems of equations (2) and (3). The work of the hybrid computer in this mode consists in finding this minimum. The components of the penalty function are input to the driver of the derivative 9, where each of the pairs of components of the penalty function is transformed in accordance with expression (7) and the resulting signals are summed. A pair of output signals from the imager 8i of the penalty function in this mode is turned off by the command of the automaton 10 modes of operation. In the solution mode, a problem of the form (1), (2) is solved. On the outputs of the model-analogue 3 of the function system, the current values of the function system Φ are generated, the output signals of the model-analogue 4 derivative are the derivatives of the input signals. The output signals of the analogue model 4 and the analogue model 3 of the system of functions are fed to the inputs of the matching switch 7, the output of which produces nets in the system of differential equations (1). The outputs of the matching switch 7 are fed to the input of the driver 8i of the penalty function, the outputs of which form the components of the penalty function in accordance with expressions (4) and (5). The model-quasi-analogue of 6 inverters and the driver of the KB of the penalty function work in the same way as in the previous mode. The total penalty function f-f, + /., (9) where / n fa are the penalty functions, respectively, of the systems of equations (1) and (2), has a single minimum. The minimum coordinates vary over time due to the presence of a system of ordinary differential equations in the assignable problem. The work of the hybrid computer in this mode consists in finding the coordinates of this minimum and in tracking the minimum of the NLP change its coordinates. The components of the penalty functions from the outputs of the formers 8i and 8z of the penalty functions are fed to the inputs of the derivative 9, where each of the pairs of components of the penalty function is transformed in accordance with the expression (7) and the received signals are summed, resulting in a time derivative of the penalty functions (9). The incoming, and from the former 82 of the penalty function, the pair of signals in this mode is turned off by the command of the automaton 10 modes of operation. In the stop mode, the problem represented by system (2) and the system of differential equations, -0, is solved. dt The stop mode basically coincides with the decision mode. The only difference is in the transition from equation (1) to equation (u). This is accomplished by turning off in the matching switch 7 of the model-analogue 3 of the system of functions on command of the automaton 10 modes of operation. In all modes, the output of the imaging unit 9 derivative is the output of the analog computing device 1. The output signal / analog computing device 1 is fed to the input of the analog-discrete converter 11, which produces the output signal cr in accordance with the expression (8). The output of the analog-to-digital converter 11 is fed to the input of a digital computing device 12, which generates a series of signals as a sequence of mutually orthogonal vectors, the components of which can take only two values of +1 and -1. The outputs of the digital computing device 12 are the control signals of the discrete-analog converter 2, the outputs of which generate voltages determining the search path. The resulting trajectory has the form of a continuous broken line with mutually orthogonal straight linear sections. In general, the operation of the hybrid computing machine is characterized as follows. In a straight-line motion in a selected direction, the change in the penalty function is analyzed. If the penalty function decreases (a 0), then the movement in the selected direction is preserved, if the penalty function increases (), then first the direction of movement changes orthogonal to the previous one, then reverses in that direction, then again the transition to a new direction etc., until the penalty function starts decreasing. Such a search process makes it possible to quickly find the minimum of the penalty function. The vector Ao is used to set the initial conditions for a system of differential equations. PROPOSE: c and b) e te n and An analog computing device containing a discrete analog transducer and a derivative former with an automatic mode of operation connected to it and penal function operators In order to simplify the input of information about the source data, it contains in the circuit between the output of the discrete-analog converter and one of the formers of the penalty function a series-connected analogue model of the derivatives and a matching switch, the control inputs of which are Connected to the outputs of the machine modes.

SU1349976A 1969-07-21 1969-07-21 SU348113A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1349976A SU348113A1 (en) 1969-07-21 1969-07-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1349976A SU348113A1 (en) 1969-07-21 1969-07-21

Publications (1)

Publication Number Publication Date
SU348113A1 true SU348113A1 (en) 1974-04-05

Family

ID=20446734

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1349976A SU348113A1 (en) 1969-07-21 1969-07-21

Country Status (1)

Country Link
SU (1) SU348113A1 (en)

Similar Documents

Publication Publication Date Title
Jin et al. Neural network-based discrete-time Z-type model of high accuracy in noisy environments for solving dynamic system of linear equations
SU348113A1 (en)
US3486018A (en) Electrical signal function generators
SU328794A1 (en)
SU330795A1 (en) Hybrid computing machine
Korn The impact of hybrid analog-digital techniques on the analog-computer art
US3870871A (en) Vector magnitude summing circuit
SU328795A1 (en)
SU352584A1 (en)
US2797865A (en) Electronic generator of a function of two variables
US3590231A (en) Digital signal generator using digital differential analyzer techniques
US3456099A (en) Pulse width multiplier or divider
US3474236A (en) Bidirectional binary rate multiplier
US2855148A (en) Electric multiplier for analog computers
SU739553A1 (en) Multiplier-divider
US3763485A (en) Electric control system
Paiewonsky et al. Synthesis of optimal controllers using hybrid analog-digital computers
Gschwind Digital differential analyzers
US3509332A (en) Analog four quadrant divide circuit
SU813457A1 (en) Device for computing coefficients of expanding functions in series
RU2045777C1 (en) Device for extracting square root from sum of squares of two quantities
US3210753A (en) Analog to digital converter
US3089646A (en) Pythagorean servo computer
SU408339A1 (en) FUNCTIONAL TRANSFORMER
SU1518824A1 (en) Device for picking optimized solutions