SU343302A1 - Накопитель информации - Google Patents

Накопитель информации

Info

Publication number
SU343302A1
SU343302A1 SU1479714A SU1479714A SU343302A1 SU 343302 A1 SU343302 A1 SU 343302A1 SU 1479714 A SU1479714 A SU 1479714A SU 1479714 A SU1479714 A SU 1479714A SU 343302 A1 SU343302 A1 SU 343302A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bias
matrix
windings
winding
current
Prior art date
Application number
SU1479714A
Other languages
English (en)
Original Assignee
В. П. Ломанов , Б. М. Борисов
Publication of SU343302A1 publication Critical patent/SU343302A1/ru

Links

Description

Предлагаемый магнитный накопитель информации предназначен дл  использовани  в запоминающих устройствах (ЗУ) с целью хранени  двоичной информации.
Известен накопитель ЗУ, который набираетс  из отдельных матриц, элементы пам ти которых выполнены из коммутирующих и запоминающих сердечников, охваченных резистивным витком св зи, причем коммутирующий сердечник пронизан обмотками смещени , опроса и записи и запоминающей-выходной обмоткой.
Недостатком такого накопител   вл етс  то, что при обращении к ЗУ происходит динамическое изменение тока в обмотке смещени  за счет индуктивной св зи между обмоткой смещени  и обмотками опроса и записи. Так, например, при считывании и при небольшом объеме накопител  (индуктивность невозбужденных элементов пам ти будет при этом мала ) и малом активном сопротивлении цепи обмотки смещени  происходит уменьшение амплитуды выходного сигнала считанной «единицы и увеличение времени выборки числа из накопител , а в момент записи числа при малом активном сопротивлении цепи обмотки смещени  и при большом объеме накопител  может происходить увеличение тока смещени , так как большое количество коммутирующих сердечников будет полувозбуждено. Это
оказывает сильное вли ние на врем  записи единичной информации, т. к. коммутирующий сердечник переключаетс  в более слабых пол х . В этом случае, в зависимости от записываемой информации, врем  записи будет нестабильным .
Кроме того, ухудшаютс  услови  записи единичной информации, т. к. в момент записи ток смещени  увеличиваетс .
Таким образом, из-за размагничивающего действи  обмотки смещени  надежность работы накогштел  уменьшаетс  и увеличиваетс  цикл обращени  к ЗУ.
Известен также накопитель, в котором, с целью устранени  индуктивной св зи обмотками смещени  и опроса, в одной половине опрашиваемых сердечников обмотки опроса и смещени  включены согласно, а в другой-встречно .
Однако такой способ включени  увеличивает вдвое объем накопител  по сравнению с необходимым и вдвое возрастает индуктивна  нагрузка на элементы адресной части ЗУ. Кроме того, такой способ не дает полной компенсации э. д. с., наведенной на обмотке смещени  от обмотки опроса, за счет того, что в одной половине опрашиваемых сердечников происходит намагничивание, а в другой половине-размагничивание .
В предлагаемом накопителе увеличение быстродействи  и повышение надежности достигаетс  тем, что перва  обмотка смещени  первой матрицы соедин етс  последовательно и согласно со второй обмоткой смещени  второй матрицы, втора  обмотка смещени  второй матрицы-с первой обмоткой смещени  третьей матрицы и т. д.; втора  обмотка смещени  первой матрицы соедин етс  последовательно и согласно с первой обмоткой смещени  второй матрицы, перва  обмотка смещени  второй матрицы-со второй обмоткой смещени  третьей матрицы и т. д.; входы обмоток смещени  подключены к двум формировател м посто нного тока, выполненным по схеме с общей базой, а выходы обмоток смещени  последней матрицы-соответственно согласно и встречно к двум обмоткам трансформатора .
На фиг. 1 изображен элемент пам ти и временна  диаграмма его работы; на фиг. 2- матрицы накопител ; на фиг. 3- предлагаемый накопитель.
Элемент пам ти (фиг. 1) состоит из коммутирующего 1 и запоминающего 2 сердечников, охваченных витком. Через коммутирующий сердечник 1 проход т обмотки смещени  4, записи 5 и опроса 6, а через запоминающий 2-обмотка опроса 6 и выходна  обмотка 7.
Элемент пам ти работает следующим образом .
В исходном состо нии сердечник 1 намагничен посто нным током обмотки смещени  4. При по влении тока в обмотке опроса происходит переключение запоминающего сердечника из состо ни  «1, если в нем была запись «1, в состо ние «О. При этом на выходной обмотке 7 по вл етс  сигнал считанной «единицы. При записи «единицы в обмотку записи 5 подают ток, и переключаетс  коммутирующий сердечник 1. При этом наведенный в витке св зи 3 ток сильнее насыщает запоминающий сердечник в состо нии «нул .
При спадении токов записи и опроса под действием тока смещени  происходит возврат коммутирующего сердечника в исходное состо ние . При этом в витке св зи 3 по вл етс  ток, который переключает запоминающий сердечник 2 в состо ние «единицы. При записи «нул  ток записи не подаетс .
Па фиг. 2 изображена матрица накопител , набранна  из отдельных элементов пам ти.
Она состоит из коммутирующих 1 и запоминающих 2 сердечников, охваченных резистивным витком св зи 3, причем через коммутирующие сердечники / проход т обмотки смещени  4, 4, записи 5 и опроса 6, а через запоминающий 2-обмотки опроса 6 и выходна  7. Числовые линейки расположены по горизонтали , а разр ды-по вертикали.
Матрица работает так же, как и ее отдельный элемент пам ти. Необходимо отметить, что размагничивающее действие обмотки смещени  также оказывает вли ние на работу матрицы: увеличивает врем  переключений запоминающих и коммутирующих сердечников , ухудшает услови  записи «единичной информации и производит разрушение хранимой «нулевой информации.
На фиг. 3 показано соединение отдельных обмоток смещени  отдельных матриц и их подключение к формировател м тока и к обмоткам трансформатора. Соединение отдельных обмоток смещени  матриц происходит следующим образом. Перва  обмотка 12 смещени  первой матрицы соедин етс  последовательно и согласно со второй обмоткой 12 смещени  второй матрицы, втора  обмотка смещени  второй матрицы-с первой обмоткой смещени 
третьей матрицы и т. д.; втора  обмотка смещени  первой матрицы соедин етс  последовательно и согласно с первой обмоткой смещени  второй матрицы, перва  обмотка смещени  второй матрицы - со второй обмоткой
третьей матрицы и т. д., а выходы первой и второй обмоток смещени  первой матрицы подсоединены соответственно к коллекторам двух транзисторов 13, 14, базы которых подключены к отрицательному потенциалу источника питани --Ei, эмиттеры их-через резисторы 15, 16-к положительному источнику питани  , а выходы обмоток смещени  последней матрицы накопител  подключены соответственно согласно и встречно ко входам
двух обмоток трансформатора 17, выходы последнего-к отрицательному источнику питани  - EZ. С помощью резисторов 15, 16 осуществл етс  питание обмоток смещени  посто нным током. Транзисторы 13, 14 работают
в линейном режиме.
Накопитель работает следующим образом. При считывании числа из накопител  подаетс  ток опроса в выбранную числовую линейку . Так как через коммутирующие сердечНИКИ выбранного числа проход т обмотки смещени  и опроса встречно, то от опросного тока на входах обмоток смещени  наводитс  э. д. с. отрицательной пол рности, а на выходах обмоток смещени -э. д. с. положительной
пол рности. Так как выходы обмоток смещени  подключены к обмоткам трансформатора последовательно и встречно, то напр жение между отрицательным источником питани -EZ и коллектором любого транзистора 13, 14 должно быть равно нулю.
Однако практически оно не равно нулю изза различи  считываемой информации в левой и правой част х матрицы, из-за разброса
высокого выходного сопротивлени  полупроводникового каскада. Следует отметить, что без трансформатора стабилизаци  тока смещени  будет также происходить, но в этом случае Б статическом режиме напр жение эмиттер-коллектор должно быть достаточно большим, т. к. не будет происходить компенсации э. д. с. в левых и правых част х обмоток смещени . Это, в свою очередь, приводит к большой рассеивающей мощности на транзисторы . При записи чисел в накопитель подаютс  токи записи. Из-за перекрестного включени  обмоток смещени  происходит уравнивание наведенных э. д. с. в обеих част х обмоток смещени , а из-за последовательного и встречного подключени  обмоток трансформатора происходит компенсаци  э. д. с. в цеп х смещени , т. е. происходит то же, что и при считывании числа.
Таким образом, разделение матрицы на две одинаковые части со своими обмотками смещени , перекрестное их соединение между собой и подключение входов обмоток смещени  первой матрицы к двум формировател м посто нного тока, выполненным по схеме с общей базой, а выходов обмоток смещени  последней матрицы к двум обмоткам трансформатора позвол ет увеличить быстродействие накопител  и повысить надежность его работы .
Предмет изобретени 
Накопитель информации, состо щий из матриц , кажда  из которых разделена на две одинаковые части, левую и правую, элементы пам ти которой выполнены на двух сердечниках с резистивным витком св зи, пронизан:{ых обмотками опроса, записи и обмотками смещени , отдельными дл  каждой половины матри
цы, формирователей посто нного тока и трансформатора , отличающийс  тем, что, с целью увеличени  быстродействи  и повыщени  надежности , обмотка смещени  каждой левой части предыдущей матрицы соединена последовательно и согласно с обмоткой смещени  каждой правой части последующей матрицы, а обмотка смещени  каждой правой части предыдущей матрицы соединена последовательно и согласно с обмоткой смещени  каждой левой части последующей матрицы, входы обмоток смещени  каждой половины начальной матрицы подключены соответственно к двум формировател м -посто нного тока, а выходы обмоток смещени  каждой половины конечной матрицы подключены к обмоткам трансформатора, причем обмотки смещени  одной половины матрицы-согласно, а другой-встречно .
30
н
ф
6
Pu22
SU1479714A Накопитель информации SU343302A1 (ru)

Publications (1)

Publication Number Publication Date
SU343302A1 true SU343302A1 (ru)

Family

ID=

Similar Documents

Publication Publication Date Title
KR100201735B1 (ko) 강유전체 메모리 장치 및 그것의 동작 제어 방법
KR920018653A (ko) 자성박막 메모리 및 그 기록·재생방법
US6188599B1 (en) Circuit for driving nonvolatile ferroelectric memory
US2889467A (en) Semiconductor integrator
US3112470A (en) Noise cancellation for magnetic memory devices
US2988732A (en) Binary memory system
SU343302A1 (ru) Накопитель информации
US3032749A (en) Memory systems
US2993198A (en) Bidirectional current drive circuit
US5293278A (en) Circuit for selectively switching read signals from a multiple magnetic head into a memory
KR930003140A (ko) 비트선의 한정된 전위진폭의 반도체 기억장치와 그의 동작방법
US2998594A (en) Magnetic memory system for ternary information
US3193807A (en) Electrical sampling switch
Younker A transistor-driven magnetic-core memory
US3541573A (en) Selective information recording and erasing circuit
US3307160A (en) Magnetic memory matrix
US3210744A (en) Sensing device for magnetic core memories
US3328786A (en) Magnetic analog signal integrator
US3462748A (en) Memory using sense amplifiers with gated feedback
US3449730A (en) Magnetic memory employing reference bit element
US2910670A (en) Electrical circuits
US3231871A (en) Magnetic memory system
KR100444014B1 (ko) 고속용비휘발성메모리및데이터기록/재생방법
US3231876A (en) Electrical switching means
US3419855A (en) Coincident current wired core memory for computers