SU321819A1

SU321819A1 - DEVICE FOR THE MULTIPLICATION OF THE FREQUENCY OF FOLLOWING IMPULSES

Info

Publication number: SU321819A1
Application number: SU1308242A
Authority: SU
Original assignee: И. В. Кузьмин, В. Т. буха , В. Н. Чинков

Description

Изобретение относитс к области электроизмерительной техники.The invention relates to the field of electrical measuring equipment.

Известное устройство дл умножени частоты следовани импульсов, содержащее блок выделени периода входной частоты и управлени , запоминающий регистр, сумматор , вентили, схему «ИЛИ и генератор образцовой частоты, характеризуетс суженным диапазоном умножаемых частот и усложненной схемой.The known device for multiplying the pulse frequency, containing a block for extracting a period of the input frequency and control, a memory register, an adder, valves, an OR circuit and an exemplary frequency generator, is characterized by a narrowed range of multiplied frequencies and a complicated circuit.

Предлагаемое устройство отличаетс от известных тем, что в нем между запоминающим регистром и сумматором включены вентили переноса, импульсные входы которых св заны через схему «ИЛИ с выходами блока управлени и сумматора, счетные входы триггеров которого соединены через вентиль с выходом генератора образцовой частоты.The proposed device differs from the known ones in that between the memory register and the adder transfer valves are connected, the pulse inputs of which are connected via the OR circuit to the outputs of the control unit and the adder, the counting inputs of the trigger points of which are connected to the generator of the reference frequency.

Такое выполнение устройства позвол ет расщирить диапазон умножаемых им частот и упростить его схемную реализацию.Such an embodiment of the device makes it possible to extend the range of frequencies multiplied by it and simplify its circuit implementation.

На чертеже показана блок-схема описываемого устройства, состо щего из блока 1 выделени периода и управлени , запоминающего регистра 2, сумматора 3, генератора 4 образцовой частоты, вентилей 5 переноса, схемы «ИЛИ 6 и вентил 7.The drawing shows a block diagram of the described device, consisting of a period extraction and control unit 1, a storage register 2, an adder 3, an exemplary frequency generator 4, transfer valves 5, OR 6 circuit and valve 7.

ствующих вводу коэффициента умножени /С в требуемом коде в сумматор 3 на суммирование .inputting the multiplication factor / C in the required code into adder 3 per summation.

Регистр и сумматор соединены поразр дно вентил ми 5 переноса так, что число из регистра 2 в сумматор 3 переноситс на вычитание .The register and adder are connected bitwise by transfer valves 5 so that the number from register 2 to adder 3 is transferred to the subtraction.

В исходном состо нии регистр 2 и сумматор 3 наход тс в «нулевых состо ни х, вентиль 7 закрыт.In the initial state, the register 2 and the adder 3 are in the "zero states", the valve 7 is closed.

Работа устройства начинаетс с момента поступлени на вход блока / первого импульса , соответствующего началу периода Т входного сигнала fx- С этого времени импульсыThe operation of the device starts from the moment the block / first pulse arrives at the input, corresponding to the beginning of the period T of the input signal fx- From this time, the pulses

частоты fo поступают на входы регистра 2 на суммирование и сумматора 3 - на вычитание . После поступлени второго импульса частоты 1х устройство не реагирует на импульсы входной частоты /.the frequency fo is fed to the inputs of register 2 for summation and adder 3 for subtraction. After the arrival of the second 1x frequency pulse, the device does not respond to the input frequency pulses /.

В результате в регистре 2 будет записано число Nx-Tx-fo, а в сумматоре 3 - число (), здесь п - количество разр дов регистра и сумматора. С этого времени импульсы частоты fo через открытый вентиль 7 непрерывно поступают на установочные входы сумматора 3. После прихода каждого импульса частоты fa к показани м сумматора добавл етс число К. в двоичном коде.As a result, the number Nx-Tx-fo will be written in register 2, and the number () will be written in adder 3, here n is the number of register and adder bits. From now on, the frequency pulses fo through the open valve 7 are continuously fed to the installation inputs of the adder 3. After the arrival of each pulse of the frequency fa, the number K is added to the readings of the adder. In binary code.

Этот процесс повтор етс до момента переполнени сумматора 3, после чего в сумматоре будет зарегистрировано числоThis process is repeated until the overflow of the adder 3, after which the number will be recorded in the adder

AA, (2 -/V c-fJr-),AA, (2 - / V c-fJr-),

где tl - количество вводов числа К.where tl is the number of entries of the number K.

Импульс переполнени сумматора 2 поступает на группу вентилей 5 дл переноса числа NX из регистра 2 в сумматор 3 на вычитание , т. е. в сумматоре будет записано число (2 -yVx+AA i). Импульсы частоты fo продолжают вводить в сумматор 5 число К, на суммирование . Очередной импульс переполнени по витс , когда поступит число импульсовThe overflow pulse of adder 2 is fed to a group of valves 5 to transfer the number NX from register 2 to adder 3 for subtraction, i.e. the number (2 -yVx + AA i) will be written in the adder. The pulse frequency fo continue to enter in the adder 5 the number K, for summation. The next overflow pulse is when the number of pulses arrives.

.-c-АЛ ь.-c-AL

где ta - количество вводов числа К после по влени первого выходного импульса устройства.where ta is the number of inputs of the K number after the appearance of the first output pulse of the device.

В дальнейшем описанные процессы в устройстве циклически повтор ютс . ИмпульсыIn the following, the processes described in the device are cyclically repeated. Impulses

переполнени сумматора 5 вл ютс импульсами умноженной частоты fy.Overflow of adder 5 are pulses of a multiplied frequency fy.

Абсолютна методическа погрешность умножени не превышает периода TQ частоты foПредмет изобретени The absolute methodical error of multiplication does not exceed the period TQ of the frequency of the invention.

Устройство дл умножени частоты следовани импульсов, содержащее блок выделени периода входной частоты и управлени , запоминающий регистр, сумматор, вентили, схему «ИЛИ и генератор образцовой частоты , отличающеес тем, что, с целью расширени диапазона умнол аемых частот и упрощени схемной реализации, в нем между запоминающим регистром и сумматором включены вентили переноса, импульсные входы которых св заны через схему «ИЛИ с выходами блока управлени и сумматора, счетные входы триггеров которого соединены через вентиль с выходом генератора образцовой частоты.A device for multiplying the pulse frequency, containing an input frequency period extracting and control unit, a memory register, an adder, valves, an OR circuit and an exemplary frequency generator, characterized in that, in order to expand the range of multiplied frequencies and simplify the circuit implementation, therein between transfer memory and adder, transfer valves are connected, the pulse inputs of which are connected through the OR circuit to the outputs of the control unit and the adder, the counting inputs of the trigger points of which are connected through the gate to the output m reference frequency generator.