SU220648A1 - - Google Patents

Description

УСТРОЙСТВО дл  ЦИФРОВОГО КОДИРОВАНИЯ

Известны устройства цифрового кодировани  поразр дного уравновешивани  дл  параметрических преобразователей типа М-иаг, содержащие коммутатор, св занный с усилителем сравнени  и усил.ителем опорного напр жени , распределитель, соединенный с реверсивным |Счегчиком, к которому подключен цифровой управл емый делитель.

Предложенное устройство отличаетс  тем, что содержит дополнительный резистор, выполненный из- того же материала, что и обмотка питани ; преобразовател  М-уаг, включенный с ней последовательно, и триггер условий . К одному входу триггера условий выходы усилител  сравнени  и усилител  опорного напр жени  подключены через логическуЕО схему равнозначности, к другому - через логическую схему неравнозначности. Вход усилител  опорного напр жени  через коммутатор подсоединен к диагонали мостовой схемы, образованной обмоткой питани , дополнительным резистором и делителем питающего напр жени .

Такое выполнение устройства позвол ет повысить точность и быстродействие преобразовани .

дифференциально-трансформаторного преобразовател  2, ферродинамического преобразовател  3 и преобразовател  M-var 4 какойлибо иной конструкции. Каждый преобразователь имеет индивидуальную мостовую схему 5 дл  полученн  опорного напр жени  Lon - Выходы мостовых схем также ввод тс  в блок коммутации совместно с выходами соответствующих преобразователей.

В блоке коммутации производитс  поочередное подключение сигналов Uj и Lon на общие выходные шины. С выхода блока коммутации опорное напр жение поступает на вход усилител  6 опорного напр жени , имеющего

парафазный выход. Сдвиг фаз между выходными напр жени ми равен 180°.

Цифровой управл емый делитель 7, в котором из опорного напр женн  f/on образуетс  уравновещнвающее напр жение, построен

на базе матрицы сопротивлений R-2R и бесконтактных ключей, подключающих узлы матрицы к одной из фаз опорного напр жени .

Сравненне мгновенных значений измер емых и уравновешивающего напр жений и

фop iиpoвaниe условий, управл ющих процессом кодировани , производитс  в узле нульоргана 6, состо щем из усилител  9 сравнени  с двум  релейными выходами, соответствуюнен к выходному триггеру 10. Триггер позвол ет ПО сигналам балан1сного усилител  и формирователей 11 и 12, установленных на выходе усилител  онорного нанр жени , получать логические услови , необходимые дл  проведени  процесса кодировани  независимо от пол рности напр л ени  питани  и нол рности напр л ;ени  (Уд. в данный момент времени . Пол рность напр жений в выходных фазах усилител  6 определ етс  с помощью формирователей //и 12, на выходе которых по вл етс  сигнал, если на их входах напр жение отрицательной пол рности. Если, например, имеетс  сигнал на выходе формировател  11 н усилитель сравнени  выдает сигнал , то срабатывает схема совпадени , содерл аща  эти выходы, и триггер нуль-органа устанавливает сигнал «сложение. По этому сигналу содержимое реверсивного счетчика 13 будет увеличиватьс . Так как на бесконтактные ключи будет в этом случае поступать пололсительна  нолуволна напр жепи  (/оп. то и папр жение бур будет увеличиватьс . Если имеетс  сигнал на выходе формировател  12 при том лее сигнале усилител  сравнени , то триггер устанавливает сигнал «вычитание, по которому содерл имое счетчика,- начинает уменьщатьс , и через бесконтактные ключи будет увеличивать напр жение L/yp, т. е. уменьщать разбаланс между напр л ени ми и и /ур. Формирователи // и 12 выдел ют отрицательную пол рность из опорного напр л :ени  каждой фазы и нривод т его к сигналу стандартного уровн , используе.мого в логике. Таким образом, длительность импульсов на выходе формирователей равна половине периода нанр жени  питани  преобразователей М-уаг и скважность, примерно, равна половине. Передний фронт этих импульсов служит дл  определени  времени начала кодировани . Дл  этого он выдел етс  н через кланан зануска подаетс  на одновнбрато{з 14, формирующий отрезок времени, необходимый дл  кодироваии  (четвер1ь периода). Одновременно с зануском одновибратора устанавливаетс  в исходное состо ние распределитель 1Ь, который представл ет собой, например, сдвигающий регистр на триггерах и лини х задерл ки. Импульсами сдвига дл  него изменени  состо ни  (фронт перепада напр л :ений) триггера условий сравнени , а занесение исходной единицы в старщий разр д и сброс

младщего разр да происходит от цепи запуска .

Импульсные выходы отмечены изображеиием отрицательного импульса.

устанавливаютс  в

щим разр дом счетчика, состо ние «О.

Импульсы тактового генератора через схему совпадени , открытую триггером Тр„ распределител , поступают на счетный вход триггера старщего разр да счетчика, измен   его Управл ющим сигналом, открывающим схему совпадени  и за мыкающим ключ,  вл етс  сигнал «1. Реверсивный счетчик 13 построен по обычной схеме, н реверсирование осуществл етс  коммутнрованием выхода триггера, с которого происходит передача на счетный вход следующего разр да. Переход со сложени  на вычитание и наоборот происходит по триггеру условий. Особенностью этого счетчика  вл етс  то, что сложение или вычитание тактирующих импульсов может производитьс  непосредственно , начина  с любого его разр да. Управление местом вхождени  выполн ют триггеры распределител  через схемы совпадени . Потенциальные выходы разр дных триггеров счетчиков унравл ют ключами цифрового делител . Начальна  установка счетчика производитс  по переполнению в зависимости от направлени  счета в начале кодировани . Так, например , если счетчик выполн ет сложение, то импульсный сигнал переполнени  триггера старщего разр да после операции логического у.множени  с потепциальным сигналом «слол :ение по цепи обратной св зи устанавливает все разр дные триггеры счетчика в состо  ние «1. Аналогично при работе счетчика на вычитапие сигнал на выходе триггера старщего разр да , по вл ющийс  при переключении его из состо ни  «О в состо ние «1 после операции логического умножени  с сигналом «вычитание , устанавливает все разр дные триггеры в счетчиках в состо ние «О, Адрес требуемого преобразовател  включает соответствующие реле в блоке коммутации /. С задержкой времени, определ емой временем сраоатывани  реле на устройства, выдаетс  сигнал «зануск устройства кодировани . Этот сигнал открывает схему совпадени  на входе одновибратора 14. Одновибратор запускаетс  передним фронтом импульса с выходов любого формировател  11 или 12. Сигнал с выхода одновибратора открывает схему совпадени  и разрещает прохождение сигналов тактового генератора на входы реверсивного счетчика. Таким образом, начало измерени  синхронизируетс  с моментом нрохождени  опорного и измер е.мого напр л ;ений через нуль. Одновременно с запуском одновибратора производитс  установка распределител  в исходное состо ние, при котором все его трнггеры , кроме триггера Тр„, управл ющего старшивание дискретными приращени ми «-го разр да.

Предположим, что в исходном состо нии триггер Тр счетчика находитс  в состо нии «О и на выходе нуль-органа действует управл ющий сигнал «сложение. После первого такта триггер Тр устанавливаетс  в состо ние «1 и увеличивает напр жент е U-y на одну единииу, соответствующую половине полного диапазона. Если состо ние нуль-органа при этом не измен етс , то следующий импульс тактового генератора перебрасывает триггер Тр в состо ние «О, и сигнал переполнени  через с.хему совпадени , открытую сигналом «сложение, устанавливает все триггеры счетчика в состо ние «1. При этом иа выходе цифрового делител  устанавливаетс  апр жение, несколько превышающее максимальный диапазон изменени  ианр жени  Ujf. Очевидно, что после второго такта нульорган измен ет свое состо ние и выдает управл ющий сигнал «вычитание. При из генении состо ни  нуль-органа единица в распределителе нродвигаетс  иа один разр д вправо (третий тактовый импульс попадает на счетный вход счетчика). Начинаетс  уравновеши .вание дискретными приращени ми (п-1)-го разр да. Уравновешивающее напр жение уменьшаетс  до момента очередного переброса нуль-органа в состо ние «сложеиие.

После очередного переброса нуль-органа управл ющий сигнал по вл етс  на выходе триггера расиределител , и уравновешивание производитс  дискретными приращени ми (п-2)-го разр да.

Аналогично предыдущему, продвига сь от разр да к разр ду, производитс  уравновешивание все умеиьшающимис  разр дными приращени ми вплоть до уравновешивани  напр жени ми минимальной дискретности, соответствующими первому разр ду.

Так как в схеме распределител  предусмотрено , что управл ющий сигнал иа выходе триггера Тр распределител  ие снимаетс  при перебросах нуль-органа, то след щее уравновешивание с дискретностью младшего разр да иродолжаетс  до момента времени, когда напр жени  6,. и f/yp вырастают до своих максимальных (амплитудных) значений, т. е. через четверть периода измер емого ианр жени . Одновибратор, настроенный иа этот интервал времени, перебрасываетс  в исходное состо ние, запреща  прохождение тактовых импульсов на счетчик. На этом оканчиваетс  цикл измерени .

Если после окончани  цикла измерени  сигнал «запуск сн т пе будет, то в начале следующего полупериода формирователь снова запускает одновибратор и производитс  второй цикл кодировани . В отличие от первого цпкла распределитель не устанавливаетс  в исходное состо ние, на счетчике сохраи етс  код предыдуп;его измерен 1  и уравновешивание производитс  приращени ми последнего разр да трпггера Тр. Таким образом,

во втором цикле кодировани  производитс  обычное след щее уравновешивание.

Так как в каждых двух последовательных циклах из epeии  производитс  кодирование входного иапр жени  противоположных пол риостей , то результатами этих измерений можно воспользоватьс  дл  коррекции статистического дрейфа балансного усилител  нуль-органа и увеличени  точности измерени .

Предмет изобретени 

Устройство дл  цифрового кодировани  поразр дного уравновешивани  дл  параметрических преобразователей типа М-иаг, содержащее коммутатор, ев занный с усилителем сравнени  и усилителем опорного напр жени , распределитель, соединенный с реверсивным счетчиком, к которому подключен

цифровой управл емый делитель, отличающеес  те:м, что, с целью повышени  точности и быстродействи  преобразовани , оно содержит дополнительный резистор, выполненный из того же материала, что и обмотка питаии 

иреобразовател  M-var, включенный с ней последовательно, п. триггер условий, причем к одному входу триггера условий через логическую схему равнозначности подключены выходы усилител  сравнени  и усилител  опорного напр жени , к другому эти же выходы подключены через логическую схему неравнозначности , а вход усилител  опорного напр жени  через коммутатор подсоединен к диагонали мостовой схемы, образованной обмоткой питаии , дополнительным резистором и делителем питающего напр жени .