SU1774823A1 - THIRD TRIGGER - Google Patents

THIRD TRIGGER

Info

Publication number
SU1774823A1
SU1774823A1 SU4888962/21A SU4888962A SU1774823A1 SU 1774823 A1 SU1774823 A1 SU 1774823A1 SU 4888962/21 A SU4888962/21 A SU 4888962/21A SU 4888962 A SU4888962 A SU 4888962A SU 1774823 A1 SU1774823 A1 SU 1774823A1
Authority
SU
USSR - Soviet Union
Prior art keywords
resistor
output
inputs
input
trigger
Prior art date
Application number
SU4888962/21A
Other languages
Russian (ru)
Inventor
Л.Б. Егоров
Г.И. Шишкин
Original Assignee
Всесоюзный научно-исследовательский институт экспериментальной физики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный научно-исследовательский институт экспериментальной физики filed Critical Всесоюзный научно-исследовательский институт экспериментальной физики
Priority to SU4888962/21A priority Critical patent/SU1774823A1/en
Application granted granted Critical
Publication of SU1774823A1 publication Critical patent/SU1774823A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Троичный триггер, содержащий два двунаправленных ключа, четыре логических элемента, три резистора, конденсатор и три входа, два из которых являются информационными, причем второй информационный вход первого двунаправленного ключа соединен с входом четвертого логического элемента, выход которого соединен с одним из входов третьего логического элемента, выход которого соединен с первым выходом триггера и через последовательно соединенные первый резистор, конденсатор и третий резистор с вторым информационным входом второго двунаправленного ключа и входом первого логического элемента, выход которого соединен с одним из входов второго логического элемента, выход которого соединен с вторым выходом триггера и с первым выводом второго резистора, второй и третий логические элементы выполнены в виде элементов ИЛИ-НЕ, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены два инвертора и четвертый резистор, а третий вход триггера является управляющим входом, который соединен с управляющими входами первого и второго двунаправленных ключей, первые информационные входы которых подключены соответственно к первому и второму входам триггера, при этом входы первого и второго инверторов подключены к выходам соответственно первого и четвертого логических элементов, а выходы - к другим входам соответственно третьего и второго логических элементов, второй вывод второго резистора подключен к точке соединения третьего резистора с конденсатором, четвертый резистор включен между точкой соединения первого резистора с конденсатором и входом четвертого логического элемента, причем первый и четвертый логические элементы выполнены в виде инверторов.A three-way trigger containing two bidirectional keys, four logic elements, three resistors, a capacitor and three inputs, two of which are informational, with the second information input of the first bidirectional key connected to the input of the fourth logic element, the output of which is connected to one of the inputs of the third logic element , the output of which is connected to the first trigger output and through serially connected first resistor, capacitor and third resistor with the second information input of the second bidirectional key and the input of the first logic element, the output of which is connected to one of the inputs of the second logic element, the output of which is connected to the second output of the trigger and the first output of the second resistor, the second and third logic elements are in the form of OR-NOT elements, characterized in that In order to improve noise immunity, two inverters and a fourth resistor are inserted into it, and the third trigger input is a control input that is connected to the control inputs of the first and second bidirectional keys, the first information whose inputs are connected respectively to the first and second inputs of the trigger, while the inputs of the first and second inverters are connected to the outputs of the first and fourth logic elements, respectively, and the outputs to other inputs of the third and second logic elements, respectively, the second output of the second resistor is connected to the junction point the third resistor with a capacitor, the fourth resistor is connected between the connection point of the first resistor with the capacitor and the input of the fourth logic element, the first and the fourth second logic elements are in the form of inverters.

SU4888962/21A 1990-12-06 1990-12-06 THIRD TRIGGER SU1774823A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4888962/21A SU1774823A1 (en) 1990-12-06 1990-12-06 THIRD TRIGGER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4888962/21A SU1774823A1 (en) 1990-12-06 1990-12-06 THIRD TRIGGER

Publications (1)

Publication Number Publication Date
SU1774823A1 true SU1774823A1 (en) 2001-08-27

Family

ID=60520173

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4888962/21A SU1774823A1 (en) 1990-12-06 1990-12-06 THIRD TRIGGER

Country Status (1)

Country Link
SU (1) SU1774823A1 (en)

Similar Documents

Publication Publication Date Title
KR920003644A (en) Master Slave Flip-Flop Circuit
DE3888703D1 (en) ECL-compatible input / output circuits in CMOS technology.
DE68919404D1 (en) Semiconductor memory with serial input / serial output.
SE8802553L (en) comparator
DE3484116D1 (en) BROADBAND SIGNAL COUPLING WITH VARIABLE DC VOLTAGE SHIFT BETWEEN INPUT AND OUTPUT.
DE68914073D1 (en) Integrated memory circuit with parallel and serial input and output.
DE68915381D1 (en) Emitter-coupled logic circuit with three states and low power consumption.
SU1774823A1 (en) THIRD TRIGGER
DE69126694D1 (en) Integrated semiconductor circuit with ECL input / output buffers
DE68927559D1 (en) Circuit with serial input and output for the output of bits from bidirectional shift registers, either in the forward or reverse order
RU97119410A (en) 90 DEGREES PHASE SHIFT DEVICE
JPS554178A (en) Information control system
SU1595310A1 (en) THIRD TRIGGER
SU483778A1 (en) Device with one steady state
RU1783613C (en) Code converter
SU401003A1 (en) CALCULATED CELL
SU1811352A1 (en) THIRD TRIGGER
KR840000940A (en) Digital transition register
KR860008687A (en) Duration-Sense Digital Signal Gate
KR910016152A (en) Synchronization Circuit of Asynchronous Pulse Waveform
RU2075263C1 (en) PHOTO RECEIVER
KR930024292A (en) Input circuit using shift register
RU2001129623A (en) PULSE GENERATOR
KR920015712A (en) Selective pulse generator circuit device
RU93029591A (en) SMALL SALT-SECONDARY INVERTER-REPEATER