SU1762256A1 - Селективный пороговый регистратор - Google Patents

Abstract

Применение: измерительна  техника, устройства контрол  частоты. Устройство позвол ет отличать исследуемые последовательности импульсов по величине отклонени  частоты следовани . Устройство содержит одновибратор, RS-триггер, токовый ключ, интегратор со сбросом и компаратор . Устройство можно перестраивать дл  фиксации отклонени  частоты следовани  импульсов с требуемой точностью. 3 ил.

Description

Изобретение относитс  к электроизме- ригрльной технике и может быть использовано дл  контрол  отклонени  частоты следовани  импульсов

Извостен пороговый регистратор содержащий одновибрагор, интегратор со сбросом компаратор и RS-триггер Его недостаток невозможность регистрировать частоту следовани  импульсов по величине отклонени . Это снимет его функциональные возможности

Цель изобретени  расширение области использовани  путем обеспечени  возможности регулировки частоты следовани  импульсов по величине отклонени .

На фиг.1 изображена функциональна  схема устройства, на фиг 2 - временные диаграммы его работы, на Лиг 3 - принципиальна  схема устройство.

Селективный пороговый регистратор (см. фиг.1) содержит одновибратор 1, RS- триггер 2, токовый ключ 3, интегратор со сбросом 4, компаратор 5

Вход вибратора 1  вл етс  входом устройства , а выход соединен с первым входом RS-триггера 2. Нулевой выход RS-триггера 2 через токовый ключ 3 и интегратор со сбросом 4 соединен со входом компаратора 5.

Выход компаратора 5 соединен со вторым входом RS-триггера 2 и  вл етс  также выходом устройства.

На вход одковибратора 1 подаетс  последовательность входных импульсов с частотой f (см. UBX, фиг.2). Одновибратор формирует последовательность импульсов с той же частотой и посто нной длительностью tn (Ui). По концу каждого импульса RS- триггер 2 устанавливаетс  в состо ние, при котором на его нулевом выходе возникает логический нуль(112). При этом ключ 3 закрываетс  и интегратор 4 начинает зар жатьс  (U2). Интегрирование может длитьс  з течение времени тз, при котором U4 достигает порога переключени  компаратора 5. При этом соблюдаетс  равенство

О Ю Ю

сл

о

tn + t3

где fn - порогова  частота устройства.

Далее компаратор 5 перебрасываетс  в нулевое состо ние (Us) и переключает RS- триггер 2. Логическа  единица нулевого выхода RS-триггера 2 открывает токовый ключ 3 и интегратор 4 разр жаетс . Компаратор 5 оп ть переключаетс  и начинаетс  зар д интегратора 4. Итак, на выходе интегратора

1 ruj uniKHvr пилообразные колебани  около пи; с, -- переключени  компаратора 5. Ч-т, i о г ;i згих колебании регулируетс  и .мрнемирм величины разр дною тока ич- rei pci гора за счет регулировани  сопротивлени  токового ключа 3. Каждое колебание приводит к возникновению отрицательного имп/льса (Увых) на выходе уг тройства. С приходом очередного входного импульса компаратор открывает ключ 3 и интегратор 4 сбрасываетс  в нулевое состо ние. Цикл работы устройства окончен и начинаетс  новый .

На фиг.2 видно, что при f fn сигналы на выходе устройства отсутствуют. При f fn возникают импульсы, число которых за период будет определ тьс  величиной Л t - fn- f. При малых отклонени х конечна  разность Л определ етс  дискретной ф нкцией

Af м Тп п ,

где Тп - период пилообразных колебаний;

п - число импульсов за период на выходе устройства.

Claims (1)

1. Формула изобретен и  

   Селективный пороговый регистратор, содержащий одновибратор, интегратор со сбросом, компаратор, отличающийс  тем, что, с целью расширени  области использовани  путем обеспечени  возможности регулировки частоты следовани  импульсов по величине отклонени , в него введены последовательно соединенные RS- триггер и токовый ключ, при этом входом

   устройства  вл етс  вход одновибратора, выход которого соединен с первым входом RS-триггера, второй вход которого соединен с выходом компаратора, выход токового ключа через интегратор соединен с входом

   компаратора, выход которого  вл етс  выходом устройства.

   Ц0

   Мб,,

   Фиг 1

   1 . I.

   Hi

   U

   J iiJiJL

   oat

   ill

   л

   U4M

   Физ.2.

   Kit

   .V

   D/12 VC pi}

   -d3-

   1