SU1753584A1

SU1753584A1 - Устройство шумовой автоматической регулировки усилени

Info

Publication number: SU1753584A1
Application number: SU904788898A
Authority: SU
Inventors: Александр Александрович Иванько; Виктор Васильевич Оноприенко; Дмитрий Васильевич Фенев; Григорий Федорович Парамоненко; Валентин Павлович Антипин
Original assignee: Киевское Высшее Инженерное Радиотехническое Училище Противовоздушной Обороны
Priority date: 1990-02-05
Filing date: 1990-02-05
Publication date: 1992-08-07

Abstract

Использование: радиотехника, радиоприемники импульсных сигналов. Сущность изобретени : устройство содержит регулируемый усилитель 1, амплитудный детектор 2, элементы 3, 4 задержки, делители 5, 12 напр жени , блок 6 вычитани , блок 7 вз ти модул , алгебраический сумматор 8, детектор 9 АРУ, интегратор 10 и усилитель 11 сигнала АРУ. Повышение быстродействи достигаетс путем уменьшени инерционности цепи обратной св зи и уменьшени вли ни импульсных сигналов и узкополосных помех на формирование управл ющего напр жени . 3 ил.

Description

VI

с

CJ

ел

со

фиг.1

Изобретение относитс к области радиотехники и может быть использовано в радиоприемниках импульсных сигналов различного назначени дл поддержани на их выходе заданного среднего уровн шумового напр жени .

Известно устройство дл автоматической регулировки усилени (АРУ), содержащее регулируемый и нерегулируемый усилители, детектор, управл емый фильтр, блок обнаружени нестационарности поме- хового фона, блок измерени интервала стационарности, формирователь управл ющего напр жени и дифференцирующее звено.

Недостатком даннлго устройства вл етс его ограниченное быстродействие.

Известно также устройство шумовой АРУ (ШАРУ), содержащее регулируемый приемник, дискретный интегратор, пороговый элемент, генератор импульсов сброса, дополнительный счетчик импульсов, дешифратор , элемент ИЛИ и генератор импульсов .

Это устройство также обладает низким быстродействием из-за инерционности цепи обратной св зи.

Наиболее близким к изобретению вл етс устройство ШАРУ, содержащее основной контур регулировани , выполненный в виде соединенных в кольцо регулируемого усилител , амплитудного детектора, квантизатора , реверсивного счетчика и преобразовател код-напр жени , а также дополнительный контур регулировани , идентичный основному, между выходами амплитудного детектора которого и входами установки чеек реверсивного счетчика основного контура регулировани включены последовательно соединенные блок обнаружени кромки помехи, формирователь импульсов управлени и блок совпадени , другие входы которого подсоединены к выходам реверсивного счетчика дополнительного контура регулировани , при этом сигнал подан к входам регулируемых усилителей основного и дополнительного контуров регулировани соответственно через введенную линию задержки и непосредственно .

Дл исключени вли ни импульсных сигналов и п омех на процесс формировани регулирующего напр жени посто нна времени цели обратной св зи данного устройства выбираетс довольно большой, в св зи с чем быстродействие устройства вл етс недостаточным при работе з услови х нестационарных шумовых помех.

Целью изобретени вл етс повышение быстродействи за счет уменьшени

инерционности цепи обратной св зи и исключени вли ни импульсных сигналов и уз- кополосных помех на процесс формировани регулирующего нэпр жени .

Указанна цель достигаетс тем, что в устройство ШАРУ, содержащее последовательно соединенные регулируемый усилитель и амплитудный детектор, а также

0 первый элемент задержки и интегратор, дополнительно введены последовательно соединенные второй элемент задержки и первый делитель напр жени , последовательно соединенные блок вычитани и блок вз ти модул , последовательно соединен5 ные алгебраический сумматор и детектор сигнала автоматической регулировки усилени , а также второй делитель напр жени и усилитель сигнала АРУ, причем выход амплитудного детектора подключен ко входу первого элемента задержки и входу второго

0 делител напр жени , выход которого соединен с одним входом блока вычитани и одним входом вычитани алгебраического сумматора, выход первого элемента задержки подключен к входу второго элемента

5 задержки и к одному входу сложени алгебраического сумматора, другой вход сложени которого соединен с выходом блока вз ти модул , выход первого делител напр жени подключен к другому входу блока

0 вычитани и к другому входу вычитани алгебраического сумматора, вход интегратора подключен к выходу детектора сигнала АРУ, а выход - к входу усилител сигнала АРУ, выход которого соединен с управл ющим

5 входом регулируемого усилител .

Введение в устройство ШАРУ новых элементов и св зей позволило исключить вли ние импульсных сигналов и узкополосных помех на процесс формировани регу0 лирующего напр жени и тем самым представило возможность уменьшить инерционность цепи обратной св зи, благодар чему повысилось быстродействие устройства .

5 На фиг. 1 представлена структурна схема устройства ШАРУ; на фиг. 2 и 3 - эпюры напр жений по сн ющие работу устройства .

Устройство ШАРУ (фиг. 1) содержит по0 следовательно соединенные регулируемый уситигель 1. амплитудный детектор 2, первый элемент задержки 3, второй элемент задержки 4, первый делитель 5 напр жени , блок б вычитани , блок 7 вз ти модул

5 алгебраический сумматор 8 детектор сигнала АРУ 9, интегозтор 10 и усилитель сигнала АРУ 11, аыход (отбоо-о соединен с упочп т - ющим входом регулируемого усилител 1

Выход амплитудного детектора 2 через второй делитель 12 напр жени подключен также к второму входу блока 6 вычитани и к первому входу вычитани алгебраического сумматора 8, второй вход вычитани которого соединен с выходом первого делител 5 напр жени , а второй вход сложени - с выходом первого элемента 3 задержки.

Регулируемый усилитель 1, усилитель сигнала АРУ 11 могут быть выполнены на бипол рных или полевых транзисторах, амплитудный детектор 2, например, на диоде типа Д9Е по известной схеме, элементы задержки 3 и 4 - типовые электрические линии задержки.

Делители 5 и 12 напр жени могут быть реализованы в виде усилителей с заданными коэффициентами передачи по напр жению (дл делителей - 1/2), например, по известным схемам на операционных усилител х .

гумматор 8 и вычитающее устройство 6 также могут быть легко реализованы на операционных усилител х. Устройство вз ти модул 7 легко реализуетс по схеме двух- полупериодного выпр мител , например, на диодах типа Д18. На диоде этого типа реализуетс и амплитудный детектор 2 и детектор сигнала АРУ 9.

Устройство 10 интегрировани может быть выполнено по схеме с использованием операционных усилителей,

Предлагаемое устройство ШАРУ работает следующим образом.

Дл получени управл ющего напр жени , предназначенного дл изменени коэффициента передачи регулируемого усилител 1, выходна видеосмесь амплитудного детектора 2 вначале нормализуетс , осуществл етс фильтраци шумового напр жени на фоне полезных и помеховых импульсных сигналов, а затем с помощью интегратора 10 происходит усреднение шумового напр жени , которое после усилени в блоке 11 используетс в качестве управл ющего дл регулируемого усилител 1.

Дл обеспечени фильтрации шумов и полезных импульсных сигналов заданной длительности на фоне узкопсгесных помех врем задержки в элементах 3 и 4 должно быть разно половине длительности полезного импульсного сигнала гп. а коэффициенты передачи по напр жению блоков 5 и 12 - одинаковые и равны величиме 0,5.

Врем интегрировани в блоке 10 оыби- рэётсч равным величине гп Это объчсн ет- с тем. что при оптимальной Фильтрации имлутьсных сигналов на фоне белого шума

минимальна длительность огибающей шумового напр жени после детектора 2 близка к величине гп. Именно этим временем и определ ютс потенциальные возможности предлагаемого устройства ШАРУ по быстро

действию.

Работу устройства при поступлении на его вход смеси стационарного на интервале наблюдени (дл простоты иллюстрации) шумового напр жени и полезного сигнала

объ сн ют эпюры (фиг. 2).

С выхода регулируемого усилител 1 (фиг. 1) высокочастотна смесь полезного импульсного сигнала и шумов (фиг. 2, щ) поступает на амплитудный детектор 2, на

входе которого напр жение имеет вид, показанный на эпюре (фиг. 26, U2). Однопол р- ное выходное напр жение детектора 2 в блоке 12 уменьшаетс на амплитуде в два раза (фиг. 2в, из) и подаетс на первый вычитающий вход алгебраического сумматора8. В блоке 3 выходное напр жение амплитудного детектора 2 задерживаетс на врем гп/2 (фиг. 2г, щ) и подаетс на второй суммирующий вход алгебраического сумматора 8.

В блоках 3 и 4 выходное напр жение детектора 2 задерживаетс на врем гп, уменьшаетс по амплитуде в два раза в блоке 5 (фиг, 2д, us) и поступает на второй вычитающий вход сумматора.

Одновременно с этим на входы блока 6 вычитани поступают сигналы с выходов блоков 5 и 12. В результате взаимодействи в блоке 6 напр жений из (фиг, 2в) и us (фиг.

2д) на выходе последнего имеет место раз- нопол рное напр жение Об (фиг. 2е), которое с помощью блока 7 преобразуетс в однопол рное напр жение и (фиг. 2ж), подаваемое на первый суммирующий вход

сумматора 8.

В результате взаимодействи в блоке 8 напр жений из, . USH и нз выходе последнего имеет место напр жение us (фиг, 2з), которое с цйпью формировани управл ющего напр жени подастс на детектор сигнала АРУ 9.

Примерный вид выходного напр жени блока 9 показан на фиг. 2и. Пунктиром показано напр жение УШ, уровень которого формируетс с помощью интегратора 10.

После усилени в блоке 11 шумовое напр жение Vuj в качестве регулирующего подаетс на управл ющий вход усилитопч 1, под воздействием которого коэффициент t передачи последнего измен етс таким образом , чтооы стабилизировать уровень шумов на вхоле амплитудного детгчторз 2.

При поступлении с выхода ртулиоуемо- го усилител 1 на вход амплитудного доте тора 2 высокочастотной смеси полезного импульсного сигнала, узкополосной помехи и нестационарного шума (фиг. За), выходное Напр жение айгглитудного детектора 2 имеет вид. показанный на эпюре (фиг. 36. U2). После обработки видеосмеси U2 в блоках 3-8 и 12 таким образом, как описано на выходе алгебраического сумматора В имеет место центрированный случайный процесс (фиг. За). При этом шумовое напр жение вл етс разнопол рным, в то врем как полезный сигнал (С) и остатки узкополосной помехи (УП) представл ют собой однопо- л рные импульсы. С помощью детектора сигнала АРУ 9 и интегратора 10 можно пол- учить на входе усилител сигнала АРУ 11 напр жение, характеризующее только интенсивность шумовых помех (эпюру, фиг. Зг), и которое используетс дл управлени коэффициентом передачи усилител 1.

Таким образом, благодар исключению вли ни полезных импульсных сигналов и помех большой длительности на процесс формировани регулирующего напр жени предлагаемое устройство ШАРУ обладает потенциально высокими возможност ми по быстродействию, которые практически ограничены длительностью импульсных сигналов Тп.

Claims

Формулаизобретени

Устройство шумовой автоматической регулировки усилени , содержащее после

8

довательно соединенные регулируемый усилитель и амплитудный детектор, а также первый элемент задержки и интегратор, о т- личающеес тем. что, с целью повышени быстродействи , в него дополнительно введены последовательно соединенные второй элемент задержки и первый делитель напр жени , последовательно соединенные блок вычитани и блок вз ти модул , последовательно соединенные алгебраический сумматор и детектор сигнала автоматической регулировки усилени (АРУ), а также второй делитель напр жени и усилитель сигнала АРУ, причем выход амплитудного детектора подключен к входам первого элемента задержки и второго делител напр жени , выход которого соединен с одним входом блока вычитани и одним входом вычитани алгебраического сумматора , выход первого элемента задержки подключен к входу второго элемента задержки и к одному входу сложени алгебраического сумматора, другой вход сложени которого соединен с выходом блока вз ти модул , выход первого делител напр жени подключен к другому входу блока вычитани и к другому входу вычитани алгебраического сумматора, вход интегратора подключен к выходу детектора сигнала АРУ, а выход - к входу усилител сигнала АРУ, выход которого соединен с управл ющим входом регулируемого усилител .

Ut

Ъ

i

c.-

(pus.d