SU1746503A1 - Двухтактный транзисторный инвертор - Google Patents

Abstract

Использование: преобразование посто нного напр жени  в переменное дл  систем вторичного электропитани  и электропривода. Сущность изобретени  силовые транзисторы 1, 2 двухтактного инвертора управл ютс  с помощью трансформатора 4 тока. Обмотка 10 управлени  трансформатора 4 тока включена в выходную диагональ моста, выполненного на управл ющих транзисторах 16, 18 р-п-р-типа, и дополнительных транзисторах 15, 17 п-р- п-типа. При поступлении с блока 19 управлени  импульсов управлени , открывающих диагонально-расположенные транзисторы 15, 18 или 16, 17 моста, включаетс  один из силовых транзисторов 1 или 2. При сн тии импульсов управлени  оказываютс  одновременно открытыми управл ющие транзисторы 16, 18, и обмотка 10 управлени  трансформатора 4 тока шунтируетс  через оба силовых транзистора. 4 ил. СП

Description

Изобретение относится к электротехнике и может быть использовано в системах вторичного электропитания и автоматики.

Известен транзисторный инвертор, содержащий задающий генератор с управляемыми ключами и токовый трансформатор, одна из обмоток которого включена последовательно в цепь нагрузки, другие включены в базовые цепи транзисторов инвертора, дополнительная обмотка, имеющая среднюю точку, связана с управляющими ключами, а крайние выводы дополнительного трансформатора через указанные управляемые ключи, зашунтированные встречно включенными диодами, соединены с одним зажимом источника питания, средняя точка связана с другим зажимом источника питания через резистор,

В известном техническом решении поочередно через силовые электроды одного из управляемых ключей, включенного по схеме с общим эмиттером одного из плеч и обратный диод другого плеча, протекает ток дополнительной обмотки токового трансформатора, трансформируемый из первичной обмотки.

Токи баз указанных транзисторных ключей выбираются из условия их надежного открывания в эти переходные моменты времени переключения. Причем силовые электроды транзистора ранее включенного управляемого ключа в момент переходного процесса переключения оказываются зашунтированными проводящим обратным диодом, а по истечении времени переходного процесса переключения силовых транзисторов через коллектор этого управляемого ключа протекает ток, определяемый резистором в цепи среднего вывода дополнительной обмотки токового трансформатора, незначительный по величине; т.е. указанный управляемый транзисторный ключ остается все это время в режиме глубокого насыщения, что приводит к увеличению его времени запирания, а вместе с этим увеличивается и интервал времени запертого состояния силовых транзисторов относительно штатного, что снижает КПД преобразователя. Увеличение тока через резистор в цепи среднего вывода дополнительной обмотки токового трансформатора путем уменьшения сопротивления этого резистора с целью уменьшения времени переключения приводит к увеличению динамических потерь в силовых транзисторах в режиме холостого хода малых нагрузок и поэтому также снижает КПД инвертора.

Кроме того, при использовании известного транзисторного инвертора в составе стабилизированного преобразователя с модуляцией ширины импульсов управления, во время паузы в напряжении управления, на резисторе, включенном в цепи среднего вывода дополнительной обмотки токового трансформатора, бесполезно расходуется энергия, что снижает КПД преобразователя.

Наиболее близким по технической сущности к предлагаемому устройству является двухтактный транзисторный инвертор, который содержит блок управления с трансформатором тока, первичная обмотка которого включена в силовую цепь транзисторов инвертора, обмотку управления, крайние выводы которой подключены к силовым выводам управляющих трансформаторов, другие силовые выводы - к общему выводу источника питания, а управляющие входы - к выходу формирования импульсов управления, цепь из последовательно соединенных диода и резистора, подключенную одним концом к среднему выводу обмотки управления трансформатора тока, и подсоединенный к общему выводу источника питания, возвратный диод, причем другой вывод возвратного диода подключен к среднему выводу обмотки управления трансформатора тока, а другой конец цепи из последовательно соединенных диода и резистора соединен с другим выводом источника питания через управляющий транзистор, вход управления которого подключен к выходу формирователя импульсов управления.

Недостатком известного технического решения является понижение КПД из-за наличия дополнительного управляющего транзистора в силовой цепи. В цепи управления этого транзистора также расходуется дополнительная энергия, снижающая КПД. Кроме того, формирователь импульсов управления должен иметь дополнительный третий выход, что усложняет транзисторный инвертор.

Целью изобретения является повышение КПД и упрощение путем исключения дополнительного управляющего транзистора и третьего выхода формирователя импульсов управления, что влечет за собой уменьшение потерь мощности, расходуемой на дополнительном транзисторе и цепях формирователя сигнала управления этим транзистором.

Указанная цель достигается тем, что в двухтактный транзисторный инвертор, содержащий силовые транзисторы и трансформатор тока, первичная обмотка которого включена последовательно в силовую цепь инвертора, каждая базовая обмотка подключена к входу соответствующего силово го транзистора, а обмотка управления отводом от средней точки соединена через первый диод с первым входным выводом инвертора и связана каждый крайним выводом с первым входным выводом инвертора через соответствующий управляющий транзистор первого типа проводимости, введены два дополнительных транзистора второго типа проводимости, каждый из которых соединен с соответствующим управляющим транзистором, образуя полумост, причем эмиттеры, так же как и базы, управляющего и дополнительного транзистора каждого полумоста объединены и подключены к соответствующему выходу блока управления, а указанная связь каждого крайнего вывода обмоткй управления трансформатора тока с объединенными эмиттерами управляющего и дополнительного транзисторов выполнена через введенный резистор, шунтированный введенным вторым диодом.

Новым в предлагаемом техническом решении является введение дополнительных транзисторов второго типа проводимости, базы и эмиттеры которых объединены с базами и эмиттерами управляющих транзисторов первого типа проводимости. Объединенные эмиттеры указанных транзисторов подключены к крайним выводам обмотки управления токового трансформатора через введенные резисторы, зашунтированные введенными диодами, а объединенные базы подключены непосредственно к парафазным выходам блока управления.

Существенным отличием предлагаемого технического решения является то. что в связи с исключением формирователя импульсов управления с дополнительным третьим выходом и исключением связанного с этим выходом дополнительного транзистора уменьшаются потери мощности на дополнительном транзисторе и упрощается схема, так как базы управляющих транзисторов (основных и дополнительных) соединяются непосредственно с парафазными выходами блока управления.

Положительный эффект достигается исключением дополнительного транзистора и формирователя импульсов управления с тремя выходами, что снижает потери мощности на них и упрощает схему.

На фиг. 1 изображена электрическая схема двухтактного транзисторного инвертора; на фиг. 2 - временные зависимости напряжений блока управления: на фиг. 3 варианты выполнения блока управления.

Двухтактный транзисторный инвертор содержит силовые транзисторы 1 и 2. эмит теры которых объединены и подключены к первому входному выводу, базы - к крайним выводам базовой обмотки 3 токового трансформатора 4, средний вывод которой подключен к первому входному выводу, который через диод 5 подключен к среднему выводу обмотки управления трансформатора 4. Коллекторы транзисторов 1 и 2 подключены через токовые обмотки 6 и 7 трансформатора 4 к крайним выводам первичной обмотки 8 выходного трансформатора 9, средний вывод которой подключены к второму входному выводу.

Управляющая обмотка 10 трансформатора 4 подключена через резисторы 11 и 12, зашунтированные обратно включенными диодами 13 и 14, к объединенным попарно эмиттерам транзисторов 15 и 16 верхнего плеча и 17 и 18 нижнего плеча соответственно.

Коллекторы транзисторов 15 и 17 объединены и подключены к второму входному выводу, а коллекторы транзисторов 16 и 18 объединены и подключены к первому входному выводу.

. Базы транзисторов 15 и 16 объединены и подключены к первому выходу блока 19 управления, второй выход которого подключен к объединенным базом транзисторов 17 и 18. Блок 19 управления подключен к выходу задающего генератора 20. Нагрузка 21, зашунтированная сглаживающим конденсатором 22, подключена через фильтр 23 к выходу выпрямителя 24, вход которого подключен к вторичной обмотке 25 выходного трансформатора 9.

Временные характеристики управляющих напряжений изображены на'фиг. 2. Эпюра 26 соответствует напряжению на выходе задающего генератора 20. эпюра 27 напряжению на эмиттерах транзисторов 15 и 16. эпюра 28 - напряжению на эмиттерах транзисторов 17 и 18, эпюра 29 - напряжению на обмотке 25 трансформатора 8.

Блок 19 (фиг. 3 и 4) содержит триггер 31, парафазные выходы которого подключены к одним из входных выводов схем совпадения И-НЕ 32 и 33. Выходы схем 32 и 33 совпадения подключены к входам элементов 34 и 35, реализующих функцию НЕ. Счетный вход триггера 31 подключен к выходному выводу задающего генератора 20, а также к цепи формирования пилообразного напряжения, состоящей из конденсатора 36 и резистора 37. Пилообразное напряжение с выхода этой цепочки подается через разделительный конденсатор 39 к неинвертирующему входу компаратора 40, начальное смещение на который поступает через резистор 41 со среднего вывода потенциометра 42. Выхо ды элементов 34 и 35 подключены через резисторы 43 и 44 к попарно объединенным базам транзисторов 15 и 16, 17 и 18 соответственно, На общий вывод элементов 34 и 35 подается небольшое отрицательное смеще- 5 ние (-0,8 В). Вариант блока 19 с исключенными буферными транзисторами (фиг. 4) отличается от схемы фиг. 3 отсутствием резисторов 43 и 44, причем выходы элементов 34 и 35 подключаются непосредственно к 10 цепочкам 11 и 13, 12 и 14. Кроме того, на общий вывод элементов 34 и 35 не подается отрицательное смещение, а этот вывод соединен с общим выходным выводом блока

19. 15

Двухтактный транзисторный инвертор работает следующим образом.

Задающий генератор 20 вырабатывает напряжение прямоугольной формы 26, которое прикладывается к входу блока 19 управ- 20 ления.

На выходах блока 10 управления существуют напряжение 27 и 28, длительность которых изменяется в зависимости от величины входного напряжения и тока нагрузки. 25 Напряженнее выходов блока 19управления прикладываются к объединенным базам транзисторов разного типа проводимости 15 и 16, 17 и 18 соответственно.

Пусть, например, на верхнем выходе 30 блока 19 управления существует положительное напряжение. Транзистор 15 при этом находится в проводящем состоянии, а транзистор 16 заперт. Транзистор 18 нижнего плеча открыт, а транзистор 17 заперт. 35

К обмотке 10 токового трансформатора 4 прикладывается напряжение с эмиттера транзистора 15 через резистор 10(промежуток времени ti—to, фиг. 2). Полярность напря- 40 жений на обмотке 10 трансформатора 4 такова, что диод 13 находится в непроводящем состоянии, а диод 14 и транзистор 18 в проводящем состоянии. Диод 5 при этом находится в непроводящем состоянии. По- 45 еле снятия положительного напряжения на выходах блока 19 управления 19, во время паузы (промежуток t2~ti), оказываются открытыми транзисторы 16 и 18, поэтому обмотка 10 трансформатора 4 шунтируется 50 через диод 13, а также диод 5, переходящий в проводящее состояние. Напряжения на обмотках 10 и 3 трансформатора 4 резко уменьшаются, происходит рассасывание неосновных носителей в базовой области 55 транзистора 1, и он закрывается. Благодаря действию токовой обратной связи через обмотку 5 трансформатора 4 переключение транзистора 1 происходит регенеративно, причем ток базы и коллектора этого транзи стора пропорционален току нагрузки, что уменьшает потери на нем.

Кроме того, токовая обратная связь уменьшает потери от сквозных токов. Например, если открыт транзистор 1, то направление тока через токовую обмотку 6 трансформатора 4 сохраняется неизменным. Наведенное напряжение на обмотках 10 и 3 будет сохранять прежнюю полярность. Напряжение, приложенное через балластный резистор 12 после появления положительного напряжения на эмиттере транзистора 17, падает на этом резисторе, и транзистор 2 остается закрытым до момента запирания транзистора 1. Для следующего полупериода процессы протекают аналогично. Величины резисторов 11 и 12 выбираются из условия получения малых статических потерь при минимальном токе нагрузки.

Наличие буферных эмиттерных повторителей на попарно соединенных транзисторах 15—18 разного типа проводимости необходимо при повышенных мощностях преобразования. При меньших мощностях возможно исключение умощняющего буфера на транзисторах 15-18 и непосредственное подключение цепочек из резисторов 11 и 12, зашунтированных диодами 13 и 14, к выходам блока 19 управления.

Пропорционально токовое управление уменьшает статические потери преобразователя. Так, при увеличений тока нагрузки, ток, протекающий по токовым обмоткам 6 и 7 трансформатора 4, наводит на базовой обмотке 3 этого трансформатора напряжение, увеличивающее базовый ток транзисторов 1 или 2, в результате чего статические потери на транзисторах 1 или 2 остаются на низком уровне.

Блок 19 управления в виде широтноимпульсного модулятора работает следующим образом. Задающий генератор 20 вырабатывает положительные прямоугольные импульсы малой скважности (с близким к единице коэффициентом заполнения) эпюра 26. Это напряжение подаётся на счетный вход триггера 31, а также на RCD-цепочку 36-38, 41 формирования пилообразного напряжения, постоянная времени которой при подаче на нее положительного напряжения определяется величиной емкости конденсатора 36 и величиной эквивалентного сопротивления цепочки из резистора 37, параллельно которому включен резистор 41.

(при R37 « R44).

R37 · R<i

R37 + R41

Сзб · R37 где r+ - постоянная времени цепочки для положительного напряжения:

R37, R-41 - сопротивления резисторов 37 и 41 (входное сопротивление R_Bx.4o компаратора 40 не учитывается, так как R₈x.4O >> R37).

Диод 38 при этом закрыт и не оказывает влияния. Постоянная времени цепочки формирования пилообразного напряжения при нулевом напряжении на выходе генератора 20 возбуждения определяется величиной емкости конденсатора 36 и сопротивлением открытого диода 38

То ~ Сзб Rotk38 τ_ο ~ постоянная времени цепочки для нулевого входного напряжения; Rotk38 ^_ сопротивление диода 38 в проводящем состоянии.

Ввиду ТОГО, ЧТО Rotk38 << Л37, то То « « т+ (емкость разделительного конденсатора 39 Сзэ^>> Сзб выбирается значительно большей, чем емкость хронирующего конденсатора 36; сопротивление резистора 37 R3?<< R41, R42, поэтому влиянием конденсатора 39, резисторов 41 и 42 и входного сопротивления компаратора 40 пренебрегаем). Таким образом, конденсатором 36 заряжается в.течение интервала t4~to через резистор 37 и разряжается в течение интервала t2-t4 через резистор 37 и разряжается в течение интервала t2~t4 через открытый диод 38. Форма напряжения на неинвертирующем входе компаратора 40 повторяет форму напряжения на резисторе 37 и имеет протяженный спадающий участок в течение интервала времени t4~to и быстрый возврат к максимальному значению в момент времени ΐ2. Напряжения на парафазных выходах имеют вид прямоугольных импульсов с частотой.следования, в два раза меньшей, чем входная, причем фаза на прямом выходе противоположна фазе на инверсном выходе.

Эти импульсы с противоположными фазами поступают на первые входы элементов 32 и 33, реализующих функцию И-НЕ, на вторые объединенные входы которых поступают импульсы 30 с выхода компаратора 40, на неинвертирующем входе которого, как указано выше, существует пилообразное напряжение, а на инвертирующем входе напряжение равно выходному напряжению инвертора.

Длительность импульсов ti~to на выходе компаратора 40 зависит от величины нагрузки и напряжения на входе инвертора. Так, при увеличении нагрузки (или при уменьшении входного напряжения), снижа ется напряженно на инвертирующем входе компаратора 40. В результате увеличится интервал времени до отсечки компаратора 40, т е. увеличится интервал времени положительного импульса на его выходе, что приводит к увеличению интервала низкого потенциала (поочередно по полупериодам) на выходах элементов 32 и 33, а значит, интервала положительного потенциала на выходах элементов 34 и 35. подключенных через резисторы 43 и 44 к базам транзисторов 15 и 16, 17 и 18 соответственно, т.е., в конечном итоге, к увеличению интервала открытого состояния транзистора 1 или 2. В результате увеличится количество энергии, накапливаемой и отдаваемой дросселем 23, и к повышению выходного напряжения до заданного стабилизированного уровня. Для уменьшения потерь на поочередно открываемых транзисторах 16 и 18 на их базы подается в эти моменты времени небольшое отрицательное напряжение с элементов 34 и 35.

Вариант схемы блока 19 управления для инвертора с исключенными транзисторами 15-18 изображен на фиг. 4. Алгоритм его функционирования не отличается от варианта с наличием указанных транзисторов, причем резисторы 43 и 44 в этом варианте исключены. Для достижения максимальной экономичности целесообразно в качестве элементов 31-35 использовать элементы микросхем, выполненных по К-МОП технологии. Например, в качестве элемента 31 микросхему 564ТМ2, 32, 33 - 564ЛА7, 34, 35 - 56ЛН2. Величину питающего напряжения Е указанных микросхем целесообразно выбирать равной+15 В.

Приведенные варианты выполнения блока управления поясняют алгоритм его работы при использовании двухтактного транзисторного инвертора в составе стабилизатора при небольших входных и выходных возмущениях, поэтому упрощены. Для улучшения стабилизации напряжения в указанные схемы блока управления должно быть введено усилительное звено в цепи инвертирующего входа компаратора 40.

В случае нестабилизированного инвертора блок управления может быть, наоборот, существенно упрощен за счет исключения компаратора, цепочки формирования пилообразного напряжения, а также схем совпадения.

Таким образом, в предлагаемом техническом решении отсутствует формирователь импульсов управления и дополнительный управляющий транзистор, подключенный к указанному формирователю. а выходы блока управления подключены непосредственно через буферные транзисторы разного типа проводимости к обмотке управления токового трансформатора, в связи с чем исключаются потери на управление дополнительным транзистором и упрощается схемное решение, что увеличивает КПД и упрощает инвертор.

Claims (1)

1. Формула изобретения

   Двухтактный транзисторный инвертор, содержащий силовые транзисторы и трансформатор тока, первичная обмотка которого включена последовательно в силовую цепь инвертора, каждая базовая обмотка подключена к входу соответствующего силового транзистора, а обмотка управления отводом от средней точки соединена через первый диод с первым входным выводом инвертора и связана каждым крайним выводом с первым входным выводом инвертора через соответствующий управляющий транзистор первого типа проводимости и блок управления, отличающийся тем, что, с целью повышения КПД и упрощения, вве5 дены два дополнительных транзистора второго типа проводимости, каждый из которых соединен с соответствующим управляющим транзистором, образуя полумост, подключенный между входными 10 выводами инвертора, причем эмиттеры, также как и базы, управляющего и дополнительного транзистора каждого полумоста объединены и подключены к соответствующему выходу блока управления, а указанная 15 связь каждого крайнего вывода обмотки управления трансформатора тока с объединенными эмиттерами управляющего и дополнительного транзисторов выполнена через введенный резистор, шунтированный введенным вторым диодом.

   Фиг.2.

   /9

   К £>ыж op ньгм вг>/во дам

   Фиг . 4 , Составитель И.Фокин