SU1742820A1

SU1742820A1 - Device of priority

Info

Publication number: SU1742820A1
Application number: SU904788366A
Authority: SU
Inventors: Александр Владимирович Бек; Михаил Анатольевич Чернышов; Григорий Николаевич Тимонькин; Сергей Николаевич Ткаченко; Вячеслав Сергеевич Харченко; Дмитрий Владимирович Дмитров; Эдуард Филиппович Цветинский
Original assignee: Конструкторское Бюро Электроприборостроения
Priority date: 1990-02-05
Filing date: 1990-02-05
Publication date: 1992-06-23

Abstract

Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам приоритетного обслуживани запросов , и может быть использовано а мультипрограммных ЭВМ дл обеспечени доступа к общему ресурсу. Цель изобретени - расширение области применени устройства за счет возможности обслуживани как основных заданий, так и фоновых задач. Устройство приоритета содержит каналы, регистр, генератор импульсов, коммутатор, счетчик, первую и вторую схемы сравнени , с первого по четвертый триггеры, с первого по восьмой элементы И, с первого по шестой элементы ИЛИ, с первого по п тый од- новибраторы. Каждый канал устройства содержит одновибратор, регистр, четыре триггера, два элемента И, элемент ИЛИ. Устройство позвол ет при отсутствии основных запросов запускать процессор дл решени фоновых задач, выполнение которой прерываетс , если пришел основной запрос . 2 ил.The invention relates to automation and computing, in particular, devices for priority service of requests, and can be used in multiprogram computers to provide access to a common resource. The purpose of the invention is to expand the field of application of the device due to the possibility of servicing both the main tasks and background tasks. The priority device contains channels, a register, a pulse generator, a switch, a counter, first and second comparison circuits, first to fourth triggers, first to eighth elements AND, first to sixth elements OR, first to fifth one-oscillators. Each channel of the device contains a one-shot, register, four flip-flops, two AND elements, an OR element. The device allows, in the absence of basic requests, to start the processor to perform background tasks, the execution of which is interrupted if the main request arrives. 2 Il.

Description

Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам приоритетного обслуживани запросов , и может быть использовано в мультипрограммных ЭВМ дл обеспечени доступа к общему ресурсу.The invention relates to automation and computing, in particular, to devices for priority service of requests, and can be used in multiprogram computers to provide access to a common resource.

Известно устройство дл обслуживани запросов, содержащее регистр запросов, группу регистров приоритета, триггер, генератор импульсов, делитель частоты, счетчик, группу схем сравнени , две группы элементов И, два элемента ИЛИ, два элемента И, группу элементов И-НЕ, группу элементов НЕ, элемент задержки.A device for servicing requests is known, comprising a request register, a group of priority registers, a trigger, a pulse generator, a frequency divider, a counter, a group of comparison circuits, two groups of AND elements, two OR elements, two AND elements, a NAND element group, a group of NOT elements , delay element.

Недостатком этого устройства вл етс низка надежность управлени общим ресурсом , в результате чего возможен монопольный его захват одним из абонентов.A disadvantage of this device is the low reliability of managing a shared resource, as a result of which its exclusive seizure by one of the subscribers is possible.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату вл етс многоканальное устройство приоритета, содержащее в каждом канале два триггера, два элемента И и элемент ИЛИ-НЕ.The closest to the proposed technical essence and the achieved result is a multichannel priority device containing in each channel two triggers, two AND elements and an OR-NOT element.

Недостатками известного устройства вл ютс узка область применени и низка надежность управлени .The disadvantages of the known device are narrow scope and low reliability of control.

Целью изобретени вл етс расширение области применени устройства и повышение надежности управлени .The aim of the invention is to expand the field of application of the device and increase the reliability of control.

Сущность изобретени состоит в повышении надежности управлени и расширении области применени путем обеспечени возможности решени фоновых задач во врем просто общего ресурса, а также учета сигнала готовности при обслуживании запросов .The essence of the invention consists in increasing the reliability of control and expanding the field of application by providing the ability to solve background tasks during a common resource, as well as taking into account the readiness signal when servicing requests.

VIVI

NN

юYu

00 ND О00 ND O

Дл этого устройство (при отсутствии основных запросов) запускает процессор на выполнение фоновой задачи. Фонова задача (программа) делитс на участки различной длины, раздел емые между собой контрольными точками (место в программе, когда можно прерывать ее выполнение, при этом сохранив промежуточные результаты вычислений и всю информацию, необходимую системе дл обеспечени рестарта программы с данного места). Если в процессе решени фоновой задачи пришел запрос на зан тие общего ресурса, то устройство представл ет общий ресурс данному запросу с учетом местонахождени по времени выполн емой команды фоновой программы по отношению к очередной контрольной точке: если до по влени контрольной точки осталось немного времени, то устройство ждет это врем (врем А), а затем (после достижени очередной контрольной точки или после сброса процессора до предыдущей контрольной точки в случае, если во врем ожидани очередна контрольна точка не достигнута) представл ет ресурс запросу; если по вление очередной контрольной точки фоновой задачи в ближайшее врем не предвидитс , то устройство немедленно забирает ресурс у фоновой задачи и предоставл ет его запросу.For this, the device (in the absence of basic requests) starts the processor to perform a background task. The background task (program) is divided into sections of different lengths, separated by control points (a place in the program, when it can be interrupted, while retaining the intermediate results of calculations and all the information needed by the system to ensure a program restart from this place). If in the process of solving a background task a request came to use a common resource, the device represents the common resource to the given request, taking into account the location of the background program command being executed with respect to the next control point: if there is not much time left until the control point appears, the device waits for this time (time A), and then (after reaching the next control point or after resetting the processor to the previous control point, if during the waiting time the next control point has not reached chickpea) represents the resource request; if the next checkpoint of the background task is not foreseen in the near future, the device immediately takes the resource from the background task and provides it to the request.

При этом очередное выполнение фоновой задачи теперь начинаетс с предыдущей контрольной точки.In this case, the next execution of the background task now begins with the previous checkpoint.

В устройстве каждому запросу предоставл етс тот квант времени пользовани общим ресурсом, который ему необходим. При этом в устройстве предусмотрена возможность настройки на необходимый квант времени каналов, не зан тых в данное врем работой с общим ресурсом.In the device, each request is provided with the time slot for using the shared resource that it needs. At the same time, the device provides the ability to tune to the required time quantum of channels that are not currently engaged in working with a common resource.

В устройстве нет необходимости ожидать того момента времени, когда можно общий ресурс предоставл ть другому процессу: сразу после окончани необходимого кванта времени общий ресурс без потерь времени предоставл етс другому процессу.In the device, there is no need to wait for the moment when the shared resource can be provided to another process: immediately after the required time slice is completed, the shared resource is provided to the other process without loss of time.

Кроме того, при обслуживании запроса учитываетс сигнал готовности процессора и если он не пришел в очередной промежуток времени, то перед началом обслуживани очередного запроса процессор сбрасываетс в исходное состо ние, что в дальнейшем позвол ет успешно осуществл ть обслуживание очередных запросов.In addition, when the request is serviced, the processor readiness signal is taken into account, and if it does not come at a regular interval, the processor is reset to the initial state before starting the next request, which further allows the next requests to be successfully serviced.

На фиг.1 приведена функциональна схема предлагаемого устройства; на фиг.2 - алгоритм работы устройства.Figure 1 shows the functional diagram of the device; figure 2 - the algorithm of the device.

Устройство приоритета (фиг.1) содержит каналы 1.1-1.П и в каждом канале регистр 2.k (к 1-п), регистр 3, счетчик 4,The priority device (figure 1) contains channels 1.1-1.P and in each channel the register 2.k (to 1-p), register 3, counter 4,

коммутатор 5, первый 6 и второй 7 элементы сравнени , генератор 8, в каждом k-м канале - первый 9,к, третий Ю.к, четвертый 11 ,k и второй 12.k триггеры, первый 13, второйthe switch 5, the first 6 and the second 7 elements of the comparison, the generator 8, in each k-th channel - the first 9, K, the third Y.K., the fourth 11, k and the second 12.k triggers, the first 13, the second

14, третий 15 и четвертый 16 триггеры, в каждом k-м канале - первый 17.k и второй 18.k элементы И, первый 19, второй 20, третий 21, четвертый 22, п тый 23, шестой 24, седьмой 25 и восьмой 26 элементы И, в14, the third 15 and the fourth 16 triggers, in each k-th channel - the first 17.k and the second 18.k elements And, the first 19, the second 20, the third 21, the fourth 22, the fifth 23, the sixth 24, the seventh 25 and eighth 26 elements And, in

0 каждом k-м канале - элемент ИЛИ 27.k, второй 28, третий 29, четвертый 30, п тый 31 и шестой 32 элементы ИЛИ, первый 33, второй 34, третий 35, четвертый 36 и п тый 37 одновибраторы, запросные входы 38.15 З8.п, входы 39.1-39.п установки (смены) выделенного кванта времени, входы 40.1-40.п продолжительности кванта времени обслуживани запросов, вход 41 готовности процессора , вход 42 продолжительности кванта0 each k-th channel - OR element 27.k, second 28, third 29, fourth 30, fifth 31 and sixth 32 elements OR, first 33, second 34, third 35, fourth 36 and fifth 37 one-vibrators, query inputs 38.15 З8.п, inputs 39.1-39.п of installation (shift) of a dedicated time slice, inputs 40.1-40. Of the duration of the query service time quantum, processor readiness input 41, quantum duration 42 of the input

0 времени обслуживани фоновой задачи, вход Пуск 43, вход Останов 44, выход 45.1-45.п запуска процессора на обслуживание запроса, первый 46 и второй 47 выходы генератора, выход 48 запуска0 service time of the background task, input Start 43, input Stop 44, output 45.1-45.p of starting the processor for servicing the request, first 46 and second 47 generator outputs, start output 48

5 процессора на решение фоновой задачи, выход 49 сброса процессора, первый элемент ИЛИ 50, в каждом канале одновибра- Top51.k().5 processors to solve the background problem, processor output 49, first element OR 50, in each channel, one-one Top51.k ().

Устройство работает следующим обра0 зом.The device works as follows.

В исходном состо нии триггеры 9.1-Э.п, 10.1-Ю.п, 11.1-11.П, 12.1-12.П, 13, 14 и 16, регистры 2.1-2.П, 3, счетчик 4 находитс в нулевом состо нии, триггер 15 находитс вIn the initial state, the triggers are 9.1-E.p., 10.1-Yu.n., 11.1-11.P, 12.1-12.P, 13, 14 and 16, the registers 2.1-2.P., 3, the counter 4 is in the zero state nii, trigger 15 is in

5 единичном состо нии. Цепи установки в исходное состо ние условно не показаны.5 single state. The setting circuits are not conventionally shown in the initial state.

Запросы на пользование общим ресурсом процессов поступают на входы 38.1- 38.ГУ каждого канала 1.1-1.П и передRequests for the use of a shared resource processes are received at the inputs 38.1-38. State of each channel 1.1-1.P and before

0 началом работы с общим ресурсом фиксируютс в триггерах 9.1-Э.п по заднему фронту импульса с выхода 46 генератора 8.The start of working with the shared resource is fixed in the 9.1-E.p triggers along the trailing edge of the pulse from the output 46 of the generator 8.

Запросы на установку (смену) выделенного кванта времени поступают на входыRequests for the installation (shift) of a time slot are received at the inputs

5 39.1-ЗЭ.п и фиксируютс в триггерах 10.1- Ю.п.5 39.1-ЗЭ.п and are fixed in triggers 10.1. Yu.

Продолжительность кванта времени обслуживани запроса в каждом из каналов 1.1-1.П поступает на входы 40.1-40.П и фик0 сируетс в регистрах 2.1-2.П. Сигналы на входы 39.1-39.П и 40.1-40.П каждого из каналов 1.1-1.П проход т одновременно.The duration of the query service time quantum in each of the channels 1.1-1.P. Is fed to the inputs 40.1-40. P and is fixed in registers 2.1-2.P. Signals to the inputs 39.1-39.P and 40.1-40. The P of each of the channels 1.1-1. P pass simultaneously.

Запросы на пользование общим ресурсом на входах 38.1-38.П по вл ютс неRequests to use a shared resource at inputs 38.1-38.P do not appear

5 раньше того момента времени,, как поступили сигналы на входы 39.1-ЗЭ.п и 40.1-40.П, Сигнал Готов процессора поступает на вход 41 устройства.5 before that point in time, as the signals arrived at the inputs 39.1-ЗЭ.п and 40.1-40. П, the Ready signal of the processor is fed to the input 41 of the device.

Продолжительность кванта времени, выделенного на обслуживание фоновой задачи , поступает на вход 42 и фиксируетс в регистре 3.The duration of the quantum of time allocated for servicing the background task arrives at input 42 and is recorded in register 3.

Устройство начинает работать с момента по влени сигнала Пуск на входе 43 устройства. Этот сигнал устанавливает триггер 16 в единичное состо ние. Сигнал с пр мого выхода триггера 16 разрешает работу генератора 8, который на выходах 46 и 47 формирует две синхропоследовательно- сти одинакового периода, но сдвинутые по фазе одна относительно другого. Сдвиг от заднего фронта импульса с выхода 46 до заднего фронта импульса с выхода 47 должен превышать врем последовательного срабатывани элементов, измен ющих свое состо ние по импульсу с выхода 46.The device starts to work from the moment of appearance of the Start signal at the input 43 of the device. This signal sets trigger 16 to one state. The signal from the direct output of the trigger 16 permits the operation of the generator 8, which at the outputs 46 and 47 forms two synchronous sequences of the same period, but are out of phase relative to each other. The shift from the falling edge of the pulse from the output 46 to the falling edge of the pulse from the output 47 must exceed the time of the sequential operation of elements changing their state on the pulse from the output 46.

Устройство работает в двух режимах:The device works in two modes:

обслуживание фоновых задач (режим 1} и решение основных задач (режим 2).maintenance of background tasks (mode 1} and solving basic tasks (mode 2).

Режим 1 (обслуживание фоновых задач). Допустим, что во врем работы устройства (с момента прихода сигнала Пуск) основные запросы не поступали. Это означает, что триггеры каналов 1.1-1.П наход тс в нулевом состо нии. Так как процессор находитс в исходном состо нии и готов к работе , то на входе 41 присутствует единичный сигнал, который по заднему фронту импульса с выхода 46 генератора 8 переводит триггер 13 в единичное состо ние. Единичный сигнал с пр мого выхода триггера 13 по сврему переднему фронту проходит через элемент И 21 на синхровход регистра 3, записав в него коды времени обслуживани фоновой задачи, а также через одновибра- тор 35 устанавливает счетчик 4 и триггер 15 в нулевое состо ние.Mode 1 (maintenance of background tasks). Suppose that during the operation of the device (since the start signal arrived), the main requests were not received. This means that the triggers of channels 1.1-1. The PT is in the zero state. Since the processor is in the initial state and is ready for operation, a single signal is present at the input 41, which on the trailing edge of the pulse from the output 46 of the generator 8 transfers the trigger 13 to the single state. A single signal from the direct output of the trigger 13 on the front edge passes through the element 21 to the synchronous input of the register 3, writing in it the time task codes of the background task, and also through the one-oscillator 35 sets the counter 4 and the trigger 15 to the zero state.

Единичный сигнал с выхода элемента И 25 закрывает элементы И 22 и 24. По задне- му фронту импульса с выхода 47 генератора 8 триггер 15 устанавливаетс в единичное состо ние. Сигнал с пр мого выхода триггера 15 подключает через коммутатор 5 первое поле регистра 3 к элементу 6 сравнени , закрывает элемент И 19, разрешает работу элемента 7 сравнени , запускает по своему переднему фронту одновибратор 37, в результате чего на выход 48 устройства проходит импульс, по которому процессор начинает решение фоновой задачи, продолжительность решени которой записана в регистре 3, через одновибратор 37 проходит на R-вход триггера 14.A single signal from the output of the element And 25 closes the elements And 22 and 24. On the back edge of the pulse from the output 47 of the generator 8, the trigger 15 is set to one. The signal from the direct output of the trigger 15 connects through the switch 5 the first field of the register 3 to the comparison element 6, closes the AND 19 element, enables the comparison element 7 to work, starts on its leading edge a single vibrator 37, resulting in a pulse to the output 48 of the device to which the processor starts solving the background task, the duration of the solution of which is recorded in register 3, passes through the one-shot 37 to the R input of the trigger 14.

Сигнал с инверсного выхода триггера 15 закрывает элемент И 26 и закрывает приоритетную схему, состо щую из элементов И 18.1-18.П.The signal from the inverse output of the trigger 15 closes the element AND 26 and closes the priority circuit consisting of the elements AND 18.1-18.

Процессор запускаетс на решение фоновой задачи. Счетчик 4 начинает отсчет времени ее решени . С первого выхода регистра 3 через коммутатор 5 на вход элемента 6 сравнени поступает код основного времени, а на вход элемента 7 сравнени - с второго выхода регистра 3 код дополни- 5 тельного времени (времени,-в течение которого еще можно ждать сигнала готовности процессора).The processor is running on the background task. Counter 4 starts counting the time for its solution. From the first output of register 3, through the switch 5, to the input of the comparison element 6, the main time code arrives, and to the input of the comparison element 7, from the second output of register 3, the additional time code (the time during which the processor readiness signal can still be waited) .

В случае, когда сигнал готовности процессора на вход 41 пришел раньше моментаIn the case when the processor readiness signal at input 41 came before the moment

0 времени, чем на выходе элемента 6 сравнени по вилс единичный сигнал, т.е. решение фоновой задачи закончилось раньше, чем ей отводилось дл решени по времени, то единичный сигнал с пр мого выхода триг5 гера 13 через элемент И 21 разрешает запись кодовой продолжительности времени дл решени очередной фоновой задачи в регистр 3, а также через одновибратор 35 устанавливает в нулевое состо ние счетчик0 time than the output of the comparison element 6 according to its single signal, i.e. the solution of the background task ended before it was allotted for the solution in time, then a single signal from the direct output of trigger 5 through element 21 allows the recording of the code duration of time to solve the next background problem in register 3, and also through the one-shot 35 sets it to zero state counter

0 4 и триггер 15. Если основных запросов в устройство не поступает, то единичный сигнал с выхода элемента И 25 по заднему фронту импульса с выхода 47 генератора 8, снова переключает триггер 15 в единичное0 4 and trigger 15. If the main requests to the device are not received, then a single signal from the output of the element I 25 on the falling edge of the pulse from the output 47 of the generator 8 again switches the trigger 15 to a single

5 состо ние, тем самым запустив процессор на решение очередной фоновой задачи.5 state, thereby starting the processor to solve the next background task.

Рассмотрим случай, когда сигнал готовности пришел после того, как закончилось отведенное врем , т.е. закончилось и основ0 мое, и дополнительное врем -дл решени фоновой задачи. В этом случае при завершении основного времени на выходе элемента 6 сравнени по вл етс единичный сигнал, который по заднему фронту импуль5 са с выхода 46 генератора 8 переключает триггер 14 в единичное состо ние. Сигнал с пр мого выхода триггера 14 поступает на вход элемента И 23. Когда завершаетс и дополнительное врем , отведенное дл ре0 шени фоновой задачи, то на выходе элемента 7 сравнени по вл етс единичный сигнал, следовательно, очередной импульс с выхода 46 генератора 8 проходит через открытый элемент И 23 и через элементConsider the case when the ready signal came after the allotted time had ended, i.e. both the basic and the extra time have passed to solve the background problem. In this case, at the end of the main time at the output of the comparison element 6, a single signal appears, which, on the trailing edge of the pulse 5 from the output 46 of the generator 8, switches the trigger 14 to a single state. The signal from the direct output of the trigger 14 is fed to the input of the element And 23. When the additional time allotted for solving the background task is completed, a single signal appears at the output of the comparison element 7, therefore the next pulse from the output 46 of the generator 8 passes through open element and 23 and through element

5 ИЛИ 29 на выход 49 сброса процессора (так как сигнала готовности процессора не поступило , а врем , выделенное дл решени фоновой задачи, истекло, т.е. задача могла зависнуть на процессоре и поэтому ждать5 OR 29 at the output 49 of the processor reset (since the processor readiness signal did not arrive, and the time allotted to solve the background task expired, i.e. the task could hang on the processor and therefore wait

0 сигнала готовности процессора сверх отведенного дл этого времени не представл етс разумным), а также через элемент ИЛИ 30 проходит на сброс счетчика 4 (через элемент ИЛИ 28), триггеров 15 и 14 (через эле5 мент ИЛИ 32).0 of the processor readiness signal beyond the allotted time is not reasonable), and also through the element OR 30 passes to the reset of counter 4 (through the element OR 28), triggers 15 and 14 (through the element OR 32).

После этого процессор устанавливаетс в исходное состо ние и с по влением на выходе 48 сигнала Пуск начинает решение фоновой задачи. Устройство работает аналогично описанному.After that, the processor is reset and with the appearance of a signal at the output 48, the Start-up starts solving the background problem. The device works as described.

Так как сигнала готовности на вход 41 не поступает, то процессор начинает решать ту фоновую задачу, котора зависла и врем решени дл нее хранитс в регистре 3. Если необходимо перейти к решению очередной фоновой задачи (в случае, когда неоднократные решени предыдущей фоновой задачи привод т к зависанию), то на выходе 41 по вл етс единичный сигнал, который разрешает смену времени решени зависшей задачи на врем решени очередной задачи.Since the readiness signal does not arrive at input 41, the processor begins to solve the background problem that has hung and the solution time for it is stored in register 3. If it is necessary to proceed to the solution of the next background problem (in the case when repeated solutions of the previous background task result to hang), then a single signal appears at the output 41, which permits the change of the time to solve the hung problem to the time of the next task.

Режим 2 (обслуживание основных запросов ). По моменту по влени основных запросов можно разделить на два подрежима: запросы по вились во врем решени фоновой задачи, но до момента истечени основного времени, выделенного дл решени фоновой задачи (А); запросы по вились во врем решени фоновой задачи после момента истечени основного времени, но до момента истечени дополнительного времени, выделенного дл решени фоновой задачи (Б).Mode 2 (service basic requests). According to the time of the appearance of the main requests, it can be divided into two sub-modes: the requests were generated during the solution of the background task, but until the expiration of the main time allocated for the solution of the background task (A); Inquiries occurred during the solution of the background task after the expiration of the main time, but before the expiration of the additional time allotted to solve the background task (B).

А. Допустим, что после запуска генератора 8 и после фиксации запроса на установку (смену) кванта времени по заднему фронту импульса с выхода 46 генератора 8 триггерами 10.1-Ю.п и запоминанию времени обслуживани регистрами 2.1-2.П по заднему фронту импульса с выхода 47 генератора 8, процессор начал решать фоновую задачу. Счетчик 4 начал отсчет времени решени фоновой задачи и в это врем поступают запросы на входы 38.1-38.п, которые по заднему фронту импульса с выхода 46 генератора 8 зафиксировались в триггерах 9.1-Э.п каналов 1.1-1.п. На выходе элемента ИЛИ 25 по вл етс нулевой сигнал, который открывает элемент И 22 или 24. Так как триггер 14 находитс в нулевом состо нии (единичный сигнал на выходе элемента 6 сравнени еще не по вл етс ), то единичный сигнал с его инверсного выхода поступает на вход элемента И 22 и очередной импульс с выхода 46 генератора 8 своим передним фронтом открывает элемент И 22. Единичный сигнал с выхода элемента И 22 проходит через элемент ИЛИ 29 на выход 49 в качестве сигнала Сброс процессору, а через элемент ИЛИ 30 сбрасывает триггеры 14 и 15 и счетчик 4.A. Suppose that after starting the generator 8 and after fixing the request for setting (changing) the time quantum on the falling edge of the pulse from the output 46 of the generator 8 by the trigger 10.1-U. and remembering the service time of the registers 2.1-2.P on the falling edge of the pulse c output 47 of the generator 8, the processor began to solve the background problem. Counter 4 has started counting the time for solving the background task and at this time there are requests for inputs 38.1-38.p, which on the trailing edge of the pulse from the output 46 of the generator 8 are fixed in the triggers 9.1-E.p of channels 1.1-1.p. At the output of the element OR 25, a zero signal appears, which opens the element AND 22 or 24. Since the trigger 14 is in the zero state (a single signal at the output of the comparison element 6 has not yet appeared), the single signal from its inverse output enters the input element And 22 and the next pulse from the output 46 of the generator 8 with its front edge opens the element AND 22. A single signal from the output of the element AND 22 passes through the element OR 29 to the output 49 as a signal Reset to the processor, and through the element OR 30 resets triggers 14 and 15 and counter 4.

Нулевой сигнал с пр мого выхода триггера 15 закрывает элемент И 21, элемент 7 сравнени и открывает элемент И19. Единичный сигнал с инверсного выхода триггера 15 открывает элемент И 26 и приоритетную схему , состо щую из элементов И 18.1-18. п.The zero signal from the direct output of the trigger 15 closes the element And 21, the element 7 of the comparison and opens the element I19. The single signal from the inverse output of the trigger 15 opens the element AND 26 and the priority circuit consisting of the elements AND 18.1-18. P.

Из зафиксированных запросов приоритетна схема выбирает наиболее приоритетный (с самым меньшим пор дковым номером ) запрос. На выходе соответствующего элемента И 18.k (k 1-п) по вл етс единичный сигнал, который по заднемуFrom the recorded requests, the priority scheme selects the most priority (with the smallest sequence number) request. At the output of the corresponding element And 18.k (k 1-p), a single signal appears, which

фронту импульса с выхода элемента И 26 устанавливает соответствующие триггеры 11 ,k и 12.k в единичное состо ние, а счетчик 4 через элемент ИЛИ 28 - в нулевое.the front of the pulse from the output of the element AND 26 sets the corresponding triggers 11, k and 12.k to one state, and the counter 4 through the element OR 28 to zero.

На выходе 45.k по вл етс единичныйAt output 45.k, a single appears

сигнал, который разрешает соответствующему запросу использовать процессор. Единичный сигнал с пр мого выхода соответствующего триггера 12.k подключает через коммутатор 5 регистр 2.k к элементу 6A signal that permits an appropriate request to use a processor. A single signal from the direct output of the corresponding trigger 12.k connects through register 5 a register 2.k to element 6

сравнени , а также, пройд через элемент ИЛИ 31, запускает по своему переднему фронту одновибратор 36, который устанавливает триггер 14 в единичное состо ние. Нулевой сигнал с инверсного выхода триггера 14 закрывает элемент И 22, тем самым предотвраща несанкционированный сброс процессора во врем обслуживани запроса.Comparison, as well as passing through the element OR 31, runs on its leading edge a one-shot 36, which sets trigger 14 to one state. The zero signal from the inverse output of the trigger 14 closes the element And 22, thereby preventing unauthorized reset of the processor during the service request.

На инверсном выходе триггера 11.k по вл етс нулевой сигнал, который закрывает элемент И 18.k. Тем самым фиксируетс факт предоставлени данному запросу кванта времени на использование общего ресурса (процессора). С по влением единиЧного сигнала на одном из выходов 45,1- 45.п устройства на выходе элемента И 26 по вл етс нулевой сигнал, который закрывает синхровходы триггеров 11.1-11.п и ,12.1-12.п, предотвраща тем самым произвольный захват общего ресурса другими запросами .At the inverse of the trigger output 11.k, a zero signal appears that closes the element 18.k. This fixes the fact that a time slice has been granted for this request to use a shared resource (processor). With the appearance of a single signal at one of the outputs 45.1-45.p device at the output of the element And 26, a zero signal appears, which closes the synchronous inputs of the trigger 11.1-11.p and, 12.1-12.p, thereby preventing arbitrary capture share other requests.

Процессор обслуживает запрос. Счет- чик 4 начинает отсчитывать выделенное врем , код которого находитс в регистре 2.k.The processor serves the request. Counter 4 starts counting the allotted time, the code of which is in register 2.k.

Смена квантов времени, наход щихс в регистрах 2.1-2.k, может осуществл тьс в любые моменты времени в свободных каналах, а в зан тых каналах в моменты времени, когда на V-входе триггера 10.k присутствуетThe time slices in registers 2.1-2.k can be changed at any time points in free channels, and in busy channels at times when the trigger 10.k is present at the V input

единичный сигнал.single signal.

После того, как запрос обслужилс , процессор выдает сигнал готовности на вход 41 устройства и сигнал обслуженного запросаAfter the request has been serviced, the processor issues a ready signal to the device input 41 and the signal of the served request.

снимаетс с соответствующего входа З8.к.removed from the appropriate input.

В случае, когда запрос освободил общий ресурс до окончани отведенного кванта времени, то соответствующий триггер 9.k по заднему фронту импульса с выхода 46In the case when the request freed the shared resource before the end of the allotted time slot, then the corresponding trigger 9.k on the falling edge of the pulse from output 46

генератора 8 переключаетс в нулевое состо ние . Триггер 13 по заднему фронту этого же импульса переключаетс в единичное состо ние. Сигнал с пр мого выхода триггера 13 через одновибратор 35 и элемент ИЛИ 28 сбрасывает счетчик 4 в нулевое состо ние , тем самым подготовив его отсчета времени обслуживани очередного запроса.generator 8 switches to the zero state. The trigger 13 on the trailing edge of the same pulse switches to the one state. The signal from the direct output of the trigger 13 through the one-shot 35 and the element OR 28 resets the counter 4 to the zero state, thereby preparing it to count down the service time of the next request.

Единичный сигнал с инверного выхода триггера 9.k устанавливает триггер 12.k в нулевое состо ние. Элемент И 26 открываетс по этому импульсу с выхода 47 генератора 8 проходит на синхровходы триггеров 11.1-11.п и 12.1-12.п, фиксиру очередной запрос.A single signal from the inverted trigger output 9.k sets the trigger 12.k to the zero state. Element AND 26 opens on this pulse from output 47 of generator 8 and passes to the synchronous inputs of the trigger 11.1-11.p and 12.1-12.p, fixing the next request.

Если сигнал готовности не успевает пройти до момента окончани времени, выделенного запросу, то на выходе элемента 6 сравнени по вл етс единичный сигнал, который, пройд по переднему фронту импульса с выхода 46 генератора 8 через элемент И 19, запускает одновибратор 33. Одиночный импульс с выхода одновибрато- ра 33 сбрасывает счетчик 4 (через элемент ИЛИ 28), проходит через элемент ИЛИ 29 на выход 49 в качестве сигнала сброса процессора , а также сбрасывает соответствующий триггер 12.Мз нулевое состо ние. После этого ресурс предоставл етс очередному наиболее приоритетному запросу аналогично описанному.If the ready signal does not have time to pass before the end of the time allotted to the request, then a single signal appears at the output of the comparison element 6, which, having passed through the leading edge of the pulse from the output 46 of the generator 8 through the element 19, starts the one-shot 33. A single pulse with the one-shot 33 output resets counter 4 (through the OR element 28), passes through the OR element 29 to the output 49 as a processor reset signal, and also resets the corresponding trigger 12. Mz the zero state. After that, the resource is provided to the next highest priority request as described.

Так как триггер 11 .k находитс в единичном состо нии, то элемент И 18.k закрыт, а поэтому запрос, который уже получил квант времени доступа к общему ресурсу, не будет участвовать в дальнейшем споре за общий ресурс. В этом споре приоритет получит запрос с самым меньшим пор дковым номером из зафиксированных и необслуженных процессов. Таким образом, не только один из запросов получил право доступа к общему ресурсу, повторный доступ может произойти только после того, как запросы от всех других процессов, требующих этот же ресурс, будут обслужены.Since the trigger 11 .k is in the single state, the AND 18.k element is closed, and therefore, a request that has already received a quantum of access time to a shared resource will not participate in the further dispute over the shared resource. In this dispute, the priority with the smallest sequence number of the recorded and unserved processes will receive priority. Thus, not only one of the requests received the right to access a shared resource, repeated access can occur only after requests from all other processes requiring the same resource are served.

Если процесс получил доступ к общему ресурсу, то соответствующий триггер 11-k находитс в единичном состо нии и, следовательно , на выходе элемента ИЛИ 27.k имеетс единичный сигнал. Если абонент не требует доступа к общему ресурсу, то на инверсном выходе триггера 9.k имеетс единичный сигнал, который проходит на выход соответствующего элемента ИЛИ 27.k. Когда на всех входах элемента И 20 по вл етс единичные сигналы, то одновибратор 34 сбрасывает триггеры 11.1-11.П в нулевое состо ние.If the process accessed the shared resource, then the corresponding trigger 11-k is in a single state and, therefore, at the output of the OR element 27.k, there is a single signal. If the subscriber does not require access to the common resource, then on the inverse output of the trigger 9.k there is a single signal that passes to the output of the corresponding element OR 27.k. When single signals appear on all the inputs of the AND 20, the one-shot 34 resets the 11.1-11 triggers. To the zero state.

По вление сигнала на выходе одновиб- ратора 34 фиксирует момент времени, когда в устройстве прошел цикл обслуживани и после этого возможно повторное обращение к общему ресурсу нуждающихс в нем запросов. Работа устройства в этом случае происходит аналогично описанному.The occurrence of a signal at the output of the one-shot 34 fixes the point in time when the service cycle has passed in the device and after that it is possible to re-access the total resource of requests that need it. The operation of the device in this case occurs as described.

и and

Б . В случае, когда запросы пришли в устройство после истечени основного времени , выделенного фоновой задачей, триггер 14 находитс в единичном состо нии, а 5 поэтому элемент И 22 закрыт. Если сигнал Готов процессора проходит на вход 41 раньше того момента времени, как закончитс дополнительное врем , выделенное фоновой задаче (единичный сигнал на выхо10 де элемента 7 сравнени ), то он проходит через элементы И 24 и ИЛИ 30 и сбрасывает триггеры 14 и 15. После этого открываетс приоритетна схема, состо ща из элементов И 18.1-18.k и ресурс выдел етс наибо15 лее приоритетному запросу аналогично описанному.B. In the case when the requests came to the device after the expiration of the main time allocated by the background task, the trigger 14 is in a single state, and 5 so the AND element 22 is closed. If the Ready signal of the processor passes to the input 41 before that moment of time, as the additional time allocated to the background task (a single signal at the output of 10 comparison element 7) ends, then it passes through the AND 24 and OR 30 elements and resets the triggers 14 and 15. After This opens the priority scheme consisting of AND elements 18.1-18.k and the resource is allocated to the most priority request as described above.

Если же сигнал готовности не пришел до момента завершени дополнительного времени, выделенного фоновой задаче, наIf the readiness signal did not come until the completion of the additional time allocated to the background task,

20 выходе элемента 7 сравнени по вл етс единичный сигнал и очередной импульс с выхода 46 генератора 8 проходит через элемент И 23, сбрасывает процессор через эле-, мент ИЛИ 29, а через элемент ИЛИ 3020 the output of the comparison element 7 appears a single signal and the next pulse from the output 46 of the generator 8 passes through the element AND 23, resets the processor through the element OR 29, and through the element OR 30

Claims

25 resets the triggers 14 and 15 and the counter 4. After that, the processor is found in its initial state, the priority circuits are opened and the main missions are serviced in the same way as described. 30 claims

A priority device containing n channels (n is the number of sources of requests) and in each channel the first and second triggers and the first element I, and in each channel

35, the device's request input is connected to the information input of the first trigger, the output of which is connected to the first input of the first element AND, the output of the first element of the k-ro channel (k 1, n-1) is connected to (kM) 40 inputs of the first elements And channels with (k + 1) -ro through n-th, characterized in that, in order to expand the field of application of the device due to the possibility of serving both the main tasks and the background

45 tasks, the device additionally contains a register, a pulse generator, a switch, a counter, the first and second comparison circuits, the first to the fourth triggers, the first, the eighth AND elements, the first through the fifth OR elements, the first to the fifth one the new vibrators, and each channel of the device additionally contains a one-shot, a register, a third and fourth triggers, an OR element, a second AND element, and the input of the duration of the device’s service quanta in each channel is connected to the information input of its register anal, whose output is connected to the data input of the switch, the input setup request timeslice

device in each channel is connected to the D-input of the third trigger of its channel, the direct output of which is connected to the first input of the second element AND of its channel, the output of which is connected to the synchronous input of the register of its channel, the inverse output of the first trigger in each channel is connected to the first input of the element OR of its channel, to the R-input of the second trigger of its channel, as well as to the input of the seventh element And, the output of the first element And of each channel is connected to the 1-inputs of the second and fourth triggers of its channel, the inverse output of the second trigger The A-th channel channel (A 1, p) is connected to (A + 1) -th input of the first element AND of its channel, the direct output of the second trigger of each channel is connected to the second input of the OR element of its channel, the output of which is connected to the input the second element I, whose output is connected to the R inputs of the second flip-flops of each channel through the second one, the inverse output of the fourth flip-flop of each channel is connected to the enable input of the third flip-flop of its channel, the direct output of the fourth flip-flop of the A-th channel one-vibrator A-th channel, to A-m the control input of the switch to the inputs of the eighth element AND of the fifth element OR, the output of which through the fourth one-shot is connected to the S-input of the second trigger, the direct output of which is connected to the first input of the fifth element AND whose output is connected to the first inputs of the third and the fourth OR element, the device processor readiness input is connected to the D input of the first trigger, the forward output of which is connected to the first input of the third AND element and, through the third one-shot, to the first inputs of the first and second OR elements, to the first th input of the sixth AND gate, to the R-inputs of the second and third flip-flops. the input of the duration of the service time quantum the background task of the device is connected to the information input of the register, the first output of which is connected to the (n + 1) -th information input of the switch, and the second to the first information input of the second comparison circuit, the output of the switch is connected to the first input of the first comparison circuit, the output of the seventh element And is connected to the l-input of the third trigger, to the first input of the fourth element And to the second input of the sixth element And, the output of which is connected to the second input of the fourth element IL Whose output is connected to the first input of the sixth

the OR element, to the second input of the second OR element, to the R input of the third trigger, whose direct output is connected to (n + 1) control switch input, to the input of the fifth one-vibrator, to the gate input of the second comparison circuit, to the first the input of the first element And, to the second input of the third element And, the output of which is connected to the synchronous input of the register, the inverse output of the third trigger is connected to the (A + 2) th input of the element And the A-th channel, (n-H) th input of the eighth element And whose output is connected to the synchronous inputs of the second and fourth triggers ka channel, and to the third input of the second OR element, the output of which is connected to the R input of the counter, the output of which is connected to the second inputs of the first and second comparison circuits, the output of the fifth one-vibrator is connected to the second input of the sixth OR element, the output of which is connected to R- the second trigger input, the inverse output of which is connected to the second input of the fourth AND element, the output of which is connected to the second input of the third OR element and to the third input of the fourth OR element, the output of the first comparison circuit is connected to the l input of the second tr igger and to the second input of the first element AND, the output of which is connected through the fifth fifth vibrator to the third input of the third OR element, to the R inputs of the fourth flip-flops in each channel, to the fourth input of the second OR element, to the second input of the fifth OR element, whose output connected to the second input of the second element, And the output of the second comparison circuit is connected to the second input of the fifth element. Out of device Start of the device is connected to the fourth trigger, input Stop of the device is connected to the R input of the fourth trigger, the direct output of which is under It is connected to the pulse generator input, the first output of which is connected to the synchronization inputs of the first and third triggers of each la, to the synchronization inputs of the first and second triggers, to the third inputs of the first, fourth and fifth elements And, the second output of the generator each channel, to the counting input of the counter, to the synchronous input of the third trigger, to the (n + 2) th input of the eighth element, AND, the output of the one-oscillator of each channel is the output of enabling the device request service, and the output of the fifth one-oscillator is The output is the service enable output of the device background task.

381

l;

382

FIG. 7

(anew)

I)