SU1732460A1 - Logic gate - Google Patents
Logic gate Download PDFInfo
- Publication number
- SU1732460A1 SU1732460A1 SU894761566A SU4761566A SU1732460A1 SU 1732460 A1 SU1732460 A1 SU 1732460A1 SU 894761566 A SU894761566 A SU 894761566A SU 4761566 A SU4761566 A SU 4761566A SU 1732460 A1 SU1732460 A1 SU 1732460A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- collectors
- transistor
- resistor
- emitter
- Prior art date
Links
Abstract
Изобретение относитс к импульсной технике и может быть использовано при построении быстродействующих устройств. Логический элемент содержит транзисторы 1,2, 10, 11, генераторные транзисторы 3, 8, эмиттерные повторители 14, 29, 30, генераторы 15, 31 тока, генераторные резисторы 5, 7; резисторы 12, 22, 23, 24, 27, диоды 25, 26, транзистор 28 в диодном включении. 1 з. п. ф-лы, 1 ил.The invention relates to a pulse technique and can be used in the construction of high-speed devices. The logic element contains transistors 1,2, 10, 11, generator transistors 3, 8, emitter followers 14, 29, 30, current generators 15, 31, generator resistors 5, 7; resistors 12, 22, 23, 24, 27, diodes 25, 26, transistor 28 in diode switching. 1 h. item f-ly, 1 ill.
Description
Изобретение относитс к вычислительной технике и может быть использовано при разработке быстродействующих устройств.The invention relates to computing and can be used in the development of high-speed devices.
Известны логические элементы 2, реализующие МОНТАЖНОЕ ИЛИ на коллекторном объединении вход щих в независимые переключатели тока транзисторах . При этом уровни выходных сигналов таких элементов измен ютс с температурой (в случае n-p-n-транзисторов они растут ). Рост потенциала низкого уровн приводит к уменьшению помехозащищенности , а рост потенциала высокого уровн может приводит к насыщению переключательных транзисторов, на базы которыхтер- монестабилизированные сигналы поданы непосредственно или через входной эмит- терный повторитель.Logic elements 2 are known that implement MOUNTING OR on the collector combination of transistors included in independent current switches. The levels of the output signals of such elements vary with temperature (in the case of np-n-transistors, they increase). The growth of a low-level potential leads to a reduction in noise immunity, and the growth of a high-level potential may lead to saturation of switching transistors, to the bases of which ground-stabilized signals are fed directly or through an input emitter follower.
Целью изобретени вл етс повышение помехоустойчивости путем термостабилизации выходных потенциалов, а также расширение функциональных возможностей путем введени выхода инверсной фазы .The aim of the invention is to increase noise immunity by thermally stabilizing the output potentials, as well as extending the functionality by introducing an inverse phase output.
На чертеже изображена принципиальна схема логического элемента.The drawing shows a schematic diagram of a logic element.
Логический элемент содержит первый и второй транзисторы 1 и 2, эмиттеры которых соединены с коллектором первого генераторного транзистора 3, база которого вл етс первым опорным входом 4 элемента, а его эмиттер через первый генераторный резистор 5 соединен с первой шиной 6 питани , котора через второй генераторный резистор 7 соединена с эмиттером второго генераторного транзистора 8,база которого вл етс вторым опорным входом 9 элемента , а его коллектор соединен с эмиттерами третьего и четвертого транзисторов 10 и 11, коллекторы транзисторов 2 и 10 соединены и через первый резистор 12 подключены к второй шине 13 питани , котора соединена с коллекторами транзисторов 1 и 11 и первого эмиттерного повторител 14, база которого соединена с коллектором транзистора 2, а его эмиттер через первый источник 15 тока соединен с третьей шиной 16 и вл етс первым выходом 17 элемента, базы транзисторов 1, 2, 10 и 11 вл ютс соответственно первым, вторым, третьим и четвертым входами 18, 19. 20 и 21 элемента. Дополнительно в логическом элементе шина 13 соединена с коллекторами транзисторов 1 и 11 соответственно через второй и третий резисторы 22 и 23, коллекторы транзисторов 1 и 2 соединены через последовательно включенные четвертый резистор 24 и первый диод 25. к аноду и катоду которого подключены соответственно катод и анод второго диода 26 коллекторы транзисторовThe logic element contains the first and second transistors 1 and 2, the emitters of which are connected to the collector of the first generator transistor 3, the base of which is the first reference input 4 of the element, and its emitter through the first generator resistor 5 is connected to the first power bus 6, which through the second generator resistor 7 is connected to the emitter of the second generator transistor 8, the base of which is the second reference input 9 of the element, and its collector is connected to the emitters of the third and fourth transistors 10 and 11, the collectors are transistors Ditch 2 and 10 are connected and connected via the first resistor 12 to the second power supply bus 13, which is connected to the collectors of transistors 1 and 11 and the first emitter follower 14, the base of which is connected to the collector of transistor 2, and its emitter is connected to the third through 15 bus 16 and is the first element output 17, the bases of the transistors 1, 2, 10, and 11 are the first, second, third, and fourth inputs of the 18, 19, 20, and 21 elements, respectively. Additionally, in the logic element bus 13 is connected to the collectors of transistors 1 and 11, respectively, through the second and third resistors 22 and 23, collectors of transistors 1 and 2 are connected in series with the fourth resistor 24 and the first diode 25. The cathode and anode are connected to the anode and cathode second diode 26 transistor collectors
10 и 11 соединены через последовательно включенные п тый резистор 27 и п тый транзистор 28 в диодном включении, база которого соединена с коллектором транзистора 11.10 and 11 are connected through series-connected fifth resistor 27 and fifth transistor 28 in a diode connection, the base of which is connected to the collector of transistor 11.
Кроме того, в логический элемент дополнительно введены второй и третий эмит- терные повторители 29 и 30, коллекторы которых соединены с шиной 13, из базыIn addition, the second and third emitter followers 29 and 30, whose collectors are connected to bus 13, are additionally introduced into the logic element.
0 соединены с коллекторами соответственно транзисторов 1 и 11, а их эмиттеры объединены , через второй источник 31 тока подключены к четвертой шине 32 и вл ютс вторым выходом 33 элемента.0 are connected to collectors, respectively, of transistors 1 and 11, and their emitters are combined, through a second current source 31 connected to a fourth bus 32 and are the second output 33 of the element.
5 Транзистор 28 в диодном включении функционально работает аналогично диоду, поэтому ссылки на него будут делатьс как на диод.5 The transistor 28 in the diode is functionally operating in a manner similar to a diode, so references to it will be made as to a diode.
Логический элемент по п. 1 формулыThe logical element according to claim 1 of the formula
0 работает следующим образом.0 works as follows.
Пусть все транзисторы n-p-n-типа. На шины 6 и 16 подаютс низкий, а на шину 13 высокий потенциалы питани , сопротивлени резисторов 5 и 7 равны, сопротивлени Let all n-p-n-type transistors. The buses 6 and 16 are fed low, and the bus 13 has high power potentials, the resistances of resistors 5 and 7 are equal, the resistances
5 резистров 12, 22, 23. 24 и 27 также равны. Соотношение сопротивлений между резисторами этих групп определ етс выбранным способом термокомпенсации и дл способа, описанного в 1, сопротивление5 resistors 12, 22, 23. 24 and 27 are also equal. The ratio of the resistances between the resistors of these groups is determined by the selected method of thermal compensation, and for the method described in 1, the resistance
0 резистора 5 должно в 1,5 раза превышать сопротивление резистора 12. На транзисторах 3 и 8 и резисторах 5 и 7 собраны генераторы тока, на входы 4 и 9 которых подаютс опорные потенциалы. Входы 18, 19 и 20, 210 of resistor 5 should be 1.5 times higher than the resistance of resistor 12. On transistors 3 and 8 and resistors 5 and 7, current generators are assembled, to the inputs 4 and 9 of which reference potentials are applied. Inputs 18, 19 and 20, 21
5 вл ютс входами соответственно первого и второго сигналов. В каждой паре один из входов может быть опорным. Термокомпенсаци осуществл етс двум цеп ми: в первую вход т диоды 25, 26 и резистор 24, во5 are inputs of the first and second signals respectively. In each pair, one of the inputs may be a reference. Thermal compensation is performed by two circuits: the first includes diodes 25, 26 and a resistor 24, during
0 вторую - резистор 27 и диод 28.0 second - the resistor 27 and the diode 28.
Пусть на входы 19 и 20 поданы опорные потенциалы, равные серединам логических перепадов соответственно на входах 18 и 21. При работе устройства не допускаетс Suppose that the inputs 19 and 20 are supplied with reference potentials equal to the midpoints of the logical differences, respectively, at the inputs 18 and 21. When the device is in operation
5 одновременна подача низких потенциалов на входы 18 и 21. Несмотр на это ограничение , описываемое техническое решение пригодно дл построени мультиплексоров и D-защелок (D-latch) на его основе.5, the simultaneous supply of low potentials to the inputs 18 and 21. Despite this limitation, the described technical solution is suitable for building multiplexers and D-latches (D-latch) based on it.
0 Предположим, что на вход 21 подан высокий потенциал входного сигнала. Тогда диод 28 оказываетс заведомо закрытым низким потенциалом на коллекторе транзистора 11. а транзистор 10 также будет за5 крыт высоким потенциалом на его эмиттере. В этом случае переключатель тока на транзисторах 10 и 11 не оказывает никакого вли ни на переключатель тока на транзисторах 1 и 2, в котором термостабилизаци достигаетс за счет протекани тока через диоды 25 или 26 в зависимости от поданного на вход 18 потенциала. Если же на входы 18 и 21 поданы соответственно высокий и низкий потенциалы, то термостабилизаци осуществл етс за счет протека- ни тока через вторую цепь. При этом перва цепь термостабилизации будет закрыта , так как разность потенциалов между коллекторами транзисторов 1 и 2 будет недостаточной дл открывани диода.0 Suppose that input potential 21 is high. Then the diode 28 turns out to be a deliberately closed low potential at the collector of transistor 11. And transistor 10 will also be covered with high potential at its emitter. In this case, the current switch on transistors 10 and 11 has no effect on the current switch on transistors 1 and 2, in which thermal stabilization is achieved due to the flow of current through diodes 25 or 26, depending on the potential applied to input 18. If, on the other hand, inputs 18 and 21 are respectively supplied with high and low potentials, the thermal stabilization is carried out due to the flow of current through the second circuit. In this case, the first thermal stabilization circuit will be closed, since the potential difference between the collectors of transistors 1 and 2 will not be sufficient to open the diode.
Логический элемент по п. 2 формулы отличаетс наличием выхода инверсной фазы . Работает он следующим образом: пусть выполнены те же допущени , что и дл устройства по п. 1. Инверсный выходной сиг- нал снимаетс с объединенных эмиттеров повторителей 29 и 30. Поскольку на один из входов 18 и 21 всегда подан высокий потенциал , база соответствующего этому входу повторител находитс в низком уровне. Поэтому, если на другой вход подан низкий потенциал, то на выходе 32 будет высокий потенциал выходного сигнала и база-эмит- терный переход упом нутого повторител окажетс закрыт. Если же на оба входа 18 и 21 будут поданы высокие потенциалы, то, как отмечалось, втора цепь термокомпенсации будет закрыта, а стабилизаци выходных уровней будет осуществл тьс за счет протекани тока через первую цепь. При этом поскольку часть тока коллектора 1 будет отбиратьс первой цепью термокомпенсации потенциал на базе повторител 30 будет ниже, чем на базе повторител 29 поэтому база-эмиттерный переход повторител 30 окажетс закрыт и последний не будет оказывать вли ни на выходной потенциал.The logical element according to claim 2 of the formula is characterized by the presence of the output of the inverse phase. It works as follows: let the same assumptions be fulfilled as for the device according to claim 1. The inverse output signal is removed from the combined emitters of the repeaters 29 and 30. Since a high potential is always applied to one of the inputs 18 and 21, The entrance of the repeater is low. Therefore, if a low potential is applied to another input, then output 32 will have a high potential of the output signal and the base-emitter transition of said repeater will be closed. If high potentials are applied to both inputs 18 and 21, then, as noted, the second thermal compensation circuit will be closed, and the output levels will be stabilized due to the flow of current through the first circuit. Moreover, since part of the collector current 1 will be selected by the first thermal compensation circuit, the potential at the base of repeater 30 will be lower than at the base of repeater 29, therefore the base-emitter junction of repeater 30 will be closed and the latter will not affect the output potential.
Особенностью работы логического элемента вл етс поочередность протекани тока через цепи термокомпенсации, причем отключенна цепь может запиратьс как закрывающим напр жением, так и недостаточным открывающим.A feature of the operation of a logic element is the alternation of current flow through the thermal compensation circuits, and the disconnected circuit can be blocked either by the closing voltage or by the insufficient opening voltage.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894761566A SU1732460A1 (en) | 1989-11-21 | 1989-11-21 | Logic gate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894761566A SU1732460A1 (en) | 1989-11-21 | 1989-11-21 | Logic gate |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1732460A1 true SU1732460A1 (en) | 1992-05-07 |
Family
ID=21480794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894761566A SU1732460A1 (en) | 1989-11-21 | 1989-11-21 | Logic gate |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1732460A1 (en) |
-
1989
- 1989-11-21 SU SU894761566A patent/SU1732460A1/en active
Non-Patent Citations (1)
Title |
---|
1. АбрайтисВ. Б и др. Микропроцессорный комплект БИС высокого быстродействи К1800. - М.: Радио и св зь, 1986, с. 37, рис.2.13. 2. Овчинников В. В, Д| ун н В. Л., Чичерин Ю. Е. Проектирование быстродействующих микроэлектронных цифровых устройств. - М.: Сов. радио. 1975. с 45, рис 2.11. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850006783A (en) | Switching circuit | |
US5552731A (en) | Integrated control circuit with a level shifter for switching an electronic switch | |
US4647799A (en) | Full and fractional swing with adjustable high level ECL gate using a single current source | |
US4724343A (en) | Conversion circuit of a differential input in CMOS logic levels | |
KR840002176A (en) | Semiconductor integrated circuit device | |
KR880004645A (en) | Semiconductor integrated circuit | |
SU1732460A1 (en) | Logic gate | |
US4517475A (en) | Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation | |
KR970028930A (en) | Bi-Mouse Constant Voltage Generation Circuit | |
SU1138942A1 (en) | Matching device | |
SU1714794A1 (en) | Former of logic levels with third state | |
SU1614104A1 (en) | Pulse shaper | |
SU1767695A2 (en) | Bipolar pulse former | |
SU437221A1 (en) | Semiconductor key | |
SU940308A1 (en) | Logic gate | |
SU1320896A1 (en) | Micropower inverter | |
SU403061A1 (en) | COMMUNICATION DEVICE | |
SU1200412A1 (en) | High-voltage logic element | |
RU1798911C (en) | Analog commutator | |
SU1378049A1 (en) | Majority element | |
SU1262719A1 (en) | Matching device | |
SU1598156A1 (en) | Logic element with bipolar and mos-transistors | |
KR930006692Y1 (en) | Switching time reducted circuit used for short diode | |
SU1095408A1 (en) | Logic elment | |
SU788099A1 (en) | Bridge-type power regulator |