SU1732382A2

SU1732382A2 - Analog memory

Info

Publication number: SU1732382A2
Application number: SU894775563A
Authority: SU
Inventors: Юрий Викторович Тимкин; Маргарита Петровна Минаева; Лев Юдович Равер; Александр Аркадьевич Солодимов; Юрий Викторович Полубабкин
Original assignee: Научно-исследовательский электромеханический институт
Priority date: 1989-12-29
Filing date: 1989-12-29
Publication date: 1992-05-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении быстродействующих аналого- цифровых преобразователей. Цель изобретени - повышение динамической точности достигаетс введением в устройство инверторов 14 и 15 тока и элемента 16 св зи на конденсаторе, а также новым построением дифференциальных усилителей 10, 11. Устройство также содержит коммутатор 1, входную 13 и выходную б шины, шину 2 управлени , повторитель 3 напр жени , накопительный элемент 4 на конденсаторе, входной резистор 12 и резистор 7 обратной св зи, форсирующий конденсатор 9, генератор 8 тока, шину 5 нулевого потенциала. Указанна совокупность признаков позвол ет повысить перезар д элемента 4, ограничива его лишь предельными значени ми параметров транзисторов в импульсном режиме . 3 з. п. ф-лы, 1 ил. Ё 1 00 hO GO 00 ю юThe invention relates to computing and can be used in the construction of high-speed analog-to-digital converters. The purpose of the invention is to increase the dynamic accuracy achieved by introducing current inverters 14 and 15 and a coupling element 16 on the capacitor, as well as new building differential amplifiers 10, 11. The device also contains switch 1, input 13 and output bus b, control bus 2, voltage follower 3, a capacitor element 4 on the capacitor, an input resistor 12 and a feedback resistor 7, forcing the capacitor 9, current generator 8, zero potential bus 5. This set of features makes it possible to increase the recharge of element 4, limiting it to only the limiting values of the parameters of transistors in a pulsed mode. 3 h. item f-ly, 1 ill. E 1 00 hO GO 00 yu

Description

Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, может быть использовано при построении аналого-цифровых преобразователей и вл етс усовершенствованием изобретени по авт. ев, № 1325567.The invention relates to computing, in particular to storage devices, can be used in the construction of analog-to-digital converters and is an improvement of the invention according to the author. Ev, No. 1325567.

Известно устройство, содержащее коммутатор , управл ющий вход которого соединен с шиной управлени , первый и второй информационные входы - с выхо- дами соответственно первого и второго дифференциальных усилителей, неинвертирующие входы которых соединены с шиной нулевого потенциала, инвертирующие - через форсирующий конденсатор с входом ге- нератора тока и непосредственно с точкой соединени входного резистора и резистора обратной св зи, второй вывод которого , соединен с выходной шиной устройства, выходом генератора тока и выходом повтори- тел напр жени , вход которого соединен с выходом коммутатора и через накопительный элемент на конденсаторе с шиной нулевого потенциала, второй вывод входного резистора соединен с входной шиной уст- ройства.It is known a device containing a switch, the control input of which is connected to the control bus, the first and second information inputs to the outputs of the first and second differential amplifiers, respectively, the non-inverting inputs of which are connected to the zero potential bus, inverting through a forcing capacitor current ramp and directly to the connection point of the input resistor and feedback resistor, the second output of which is connected to the output bus of the device, the output of the current generator and the output p vtori- bodies voltage input connected to the output of the switch and the storage element through the capacitor with a zero potential bus, a second terminal of the input resistor is connected to an apparatus input bus.

Недостаток известного устройства заключаетс в принципиально существующем ограничении тока зар да накопительного конденсатора, что ограничивает динамиче- скую точность устройства. Ток зар да нако- пительного элемента на конденсаторе определ етс величиной тока через транзисторы дифференциального усилител , который не зависит от режима работы устройства (выборка - хранение) и по этой причине принципиально ограничен допустимой мощностью, рассеиваемой на транзисторах дифференциального усилител .A disadvantage of the known device lies in the fundamentally existing limitation of the charge current of the storage capacitor, which limits the dynamic accuracy of the device. The charge current of the accumulator on the capacitor is determined by the current through the transistors of the differential amplifier, which does not depend on the mode of operation of the device (sampling - storage) and for this reason is fundamentally limited by the permissible power dissipated in the transistors of the differential amplifier.

Цель изобретени - повышение дина- мической точности.The purpose of the invention is to increase the dynamic accuracy.

В устройство введены элемент св зи на конденсаторе, первый и второй выводы которого соединены с вторыми выходами - точками соединени эмиттеров транзисто- ров соответственно первого и второго дифференциальных усилителей, и первый и второй инверторы тока (токовые зеркала), входы которых соединены с третьими выходами соответственно первого и второго дифференциальных усилителей, выходы - с первыми выходами соответственно первого и второго дифференциальных усилителей. Кроме того, второй выход дифференциального усилител соединен с эмиттерами пер- вого и второго транзисторов, коллектор первого транзистора - с третьим выходом дифференциального усилител .A coupling element on a capacitor is introduced into the device, the first and second terminals of which are connected to the second outputs — the connection points of the emitters of the transistors of the first and second differential amplifiers, respectively; and the first and second current inverters (current mirrors), whose inputs are connected to the third outputs, respectively. the first and second differential amplifiers, the outputs with the first outputs of the first and second differential amplifiers, respectively. In addition, the second output of the differential amplifier is connected to the emitters of the first and second transistors, and the collector of the first transistor is connected to the third output of the differential amplifier.

Таким образом, обеспечиваетс возможность зар да накопительного элементуThus, it is possible to charge the storage element

на конденсаторе током, величина которого ограничена лишь импульсными возможност ми по току транзисторов устройства. Ре- зистивна нагрузка дифференциального усилител оказываетс подключенной параллельно транзистору инвертора тока, что способствует сохранению частотных свойств устройства в режиме статического слежени .on the capacitor current, the value of which is limited only by the pulsed capabilities of the current transistors of the device. The resistive load of the differential amplifier is connected in parallel with the transistor current inverter, which helps to preserve the frequency properties of the device in the static tracking mode.

На чертеже приведена электрическа функциональна схема устройства.The drawing shows an electrical functional circuit diagram of the device.

Аналоговое запоминающее устройство содержит коммутатор 1, управл ющий вход которого соединен с шиной 2 управлени , выход- с входом повторител 3 напр жени и накопительным элементом 4 на конденсаторе , другой вывод которого соединен с шиной 5 нулевого потенциала устройства, выход повторител 3 напр жени соединен с выходной шиной 6, первым выводом резистора 7 обратной св зи и выходом генератора 8 тока, вход которого через форсирующий конденсатор 9 соединен с вторым выводом резистора 7 обратной св зи , инвертирующими входами первого 10 и второго 11 дифференциальных усилителей, неинвертирующие входы которых подключены к шине 5 нулевого потенциала, и с первым выводом входного резистора 12, второй вывод которого соединен с входной шиной 13. Первые выходы первого 10 и второго 11 дифференциальных усилителей соединены соответственно с первым и вторым входами коммутатора 1 и с выходами соответственно первого 14 и второго 15 инверторов тока, второй выход первого дифференциального усилител 10 через элемент 16 св зи на конденсаторе соединен с вторым выходом второго дифференциального усилител 11, третий выход которого соединен с входом второго инвертора 15 тока, вход первого инвертора 14 тока соединен с третьим выходом первого дифференциального усилител 10.The analog storage device contains a switch 1, the control input of which is connected to the control bus 2, the output to the input of the voltage follower 3 and the storage element 4 on the capacitor, another output of which is connected to the bus of the zero potential of the device, the output of the voltage follower 3 is connected to the output bus 6, the first output of the feedback resistor 7 and the output of the current generator 8, the input of which is connected to the second output of the feedback resistor 7 via the force capacitor 9, the inverting inputs of the first 10 and second 11 differential amplifiers, non-inverting inputs of which are connected to the zero potential bus 5, and with the first output of the input resistor 12, the second output of which is connected to the input bus 13. The first outputs of the first 10 and second 11 differential amplifiers are connected respectively to the first and second inputs of the switch 1 and with the outputs, respectively, of the first 14 and second 15 current inverters, the second output of the first differential amplifier 10 is connected via a capacitor element 16 to the second output of the second differential amplifier It 11, the third output of which is connected to the input of the second current inverter 15, the input of the first current inverter 14 is connected to the third output of the first differential amplifier 10.

Каждый из дифференциальных усилителей 10 и 11 содержит первый 17 и второй 18 транзисторы, базы которых соединены соответственно с неинвертирующим и инвертирующим входами дифференциального усилител , первый выход которого через первый резистор 19 соединен с первой шиной 20 питани устройства и непосредственно с коллектором второго транзистора 18, эмиттер которого соединен через второй резистор 21с второй шиной 22 питани устройства и непосредственное вторым выходом дифференциального усилител и эмиттером первого транзистора 17, коллектор которого соединен с третьим выходом дифференциального усилител . Каждый инвертор 14 и 15 тока содержит первый 23 и второй 24 транзисторы одного типа проводимости , эмиттеры которых соединены с соответствующей шиной (20 или 22) питани устройства, базы - с коллектором первого транзистора 23 и входом инвертора тока, выход которого соединен с коллектором второго транзистора 24. Дл обеспечени симметричности и линейности характеристик устройства дифференциальные усилители 10 и 11 и инверторы 14 и 15 тока выполнены по комплементарной структуре. Генератор 8 тока содержит транзистор 25 с большим коэффициентом усилени и токо- задающий резистор 26.Each of the differential amplifiers 10 and 11 contains the first 17 and second 18 transistors, the bases of which are connected respectively to the non-inverting and inverting inputs of the differential amplifier, the first output of which through the first resistor 19 is connected to the first power supply bus 20 of the device and directly to the collector of the second transistor 18, emitter which is connected via the second resistor 21c with the second bus 22 supplying the device and directly with the second output of the differential amplifier and the emitter of the first transistor 17, the collector which is connected to the third output of the differential amplifier. Each inverter 14 and 15 current contains the first 23 and second 24 transistors of the same conductivity type, the emitters of which are connected to the corresponding bus (20 or 22) of the device power, the base to the collector of the first transistor 23 and the input of the current inverter whose output is connected to the collector of the second transistor 24. In order to ensure the symmetry and linearity of the characteristics of the device, differential amplifiers 10 and 11 and current inverters 14 and 15 are made according to a complementary structure. The current generator 8 comprises a transistor 25 with a large gain factor and a current resistance resistor 26.

Аналоговое запоминающее устройство работает следующим образом,Analog storage device operates as follows

В исходном состо нии на шину 2 поступает высокий потенциал, обеспечивающий отключение элемента 4 коммутатором 1 от его информационных входов (устройство находитс в режиме хранени ), при этом токи, поступающие на инфррмационные входы коммутатора 1, замыкаютс между собой. Напр жение с элемента 4 через повторитель 3 поступает на шину 6. Изменени напр жени на шине 13 через резистор 12 и конденсатор 9 поступают на базу транзистора 25 генератора 8, ток которого измен етс и компенсирует пр мое прохождение входного сигнала на шину 6 (через резисторы 12 и 7 и паразитные емкостные св зи), Токи транзисторов 17 и 18 усилител 10 (аналогично и усилител 11) приблизительно равны между собой, а их величина определ етс величиной резистора 21 и источника 22. Указанные токи через инвертор 14 замыкаютс на источник 20. При этом втекающий в первый информационный вход коммутатора 1 ток определ етс величинами резистора 19 и источника 20.In the initial state, the bus 2 receives a high potential, which ensures the disconnection of the element 4 by the switch 1 from its information inputs (the device is in the storage mode), while the currents arriving at the information inputs of the switch 1 are interconnected. The voltage from the element 4 through the repeater 3 goes to the bus 6. The voltage changes on the bus 13 through the resistor 12 and the capacitor 9 to the base of the transistor 25 of the generator 8, the current of which changes and compensates for the direct passage of the input signal to the bus 6 (through the resistors 12 and 7 and parasitic capacitive coupling), the currents of transistors 17 and 18 of amplifier 10 (similarly of amplifier 11) are approximately equal to each other, and their value is determined by the value of resistor 21 and source 22. These currents through inverter 14 are closed to source 20. At the same time flowing minutes on the first information input of the switch 1 is determined by the current values of the resistor 19 and the source 20.

При подаче на шину 2 низкого потенциала элемент 4 оказываетс подключенным к первому и второму информационным входам коммутатора 1, При этом начинаетс перезар д элемента 4, происход щий до тех пор, пока напр жени на шинах 6 и 13 не удовлетвор т соотношению, справедливому дл операционных усилителей:When low potential is applied to bus 2, element 4 is connected to the first and second information inputs of switch 1. This starts recharging of element 4, which occurs until the voltage on buses 6 and 13 is not satisfied with the ratio valid for operating theaters. amplifiers:

Увых Roc/Rex VBX,Wow Roc / Rex VBX,

где Увых и UGX - напр жение соответственно на шинах 6 и 13;where Uvi and UGX are the voltage respectively on tires 6 and 13;

Roc и RBX - величины сопротивлений резисторов соответственно 7 и 12,Roc and RBX are the resistance values of the resistors, respectively, 7 and 12,

Однако до выполнени указанного соотношени в суммирующей точке, образованной точкой соединени резисторов 12 и 7, по вл етс напр жение рассогласовани , поступающее на инвертирующие входы усилителей 10 и 11. Если пол рностьHowever, prior to performing the specified relation, the error voltage applied to the inverting inputs of the amplifiers 10 and 11 appears at the summing point formed by the connection point of resistors 12 and 7.

этого напр жени положительна , то увеличиваетс ток через второй транзистор 18 усилител 10, что приводит к уменьшению токов через транзистор 17 усилител 10 и через транзисторы инвертора 14. Это приводит к соответствующему уменьшению втекающего в первый информационный вход коммутатора 1 тока. Одновременно уменьшаетс ток, протекающий через вто0 рой транзистор усилител 11, но увеличиваетс ток, протекающий через первый транзистор усилител 11 и транзисторы инвертора 15, что приводит к увеличению вытекающего из второго информационногоThis voltage is positive, the current through the second transistor 18 of the amplifier 10 increases, which leads to a decrease in currents through the transistor 17 of the amplifier 10 and through the transistors of the inverter 14. This leads to a corresponding decrease in the current flowing into the first information input of the switch 1. At the same time, the current flowing through the second transistor of the amplifier 11 decreases, but the current flowing through the first transistor of the amplifier 11 and the transistors of the inverter 15 increases, which leads to an increase in the current flowing from the second

5 входа коммутатора 1 тока.5 input switch 1 current.

Разность токов первого и второго информационного входов коммутатора 1 перезар жает элемент 4 до тех пор, пока выходное напр жение устройства не соот0 ветствует указанному соотношению. Элемент 16 исключает ограничение токов инверторов 14 и 15 и усилителей 10 и 11 в динамическом режиме. При подаче на шину 2 высокого потенциала аналоговое запоми5 нающее устройство вновь переходит из режима слежени в режим хранени .The difference of the currents of the first and second information inputs of the switch 1 recharges the element 4 until the output voltage of the device does not match the specified ratio. Element 16 eliminates the limitation of the currents of the inverters 14 and 15 and the amplifiers 10 and 11 in the dynamic mode. When fed to a high potential bus 2, the analog storage device again switches from tracking mode to storage mode.

Проведенное математическое моделирование показало, что по сравнению с известным устройством возможно уменьшениеThe carried out mathematical modeling showed that in comparison with the known device it is possible to reduce

0 времени слежени (времени выборки) в сотни раз, а быстродействие устройства ограничиваетс лишь предельными значени ми токов через транзисторы в импульсном режиме и быстродействием самих транзисто5 ров.The tracking time (sampling time) is hundreds of times, and the device speed is limited only by the limit values of the currents through the transistors in a pulsed mode and the speed of the transistors themselves.

При подаче на шину 13 устройства сигналов с несанкционированной скоростью нарастани в реальном устройстве (при низ- коомных источниках питани ) возможен вы0 ход из стро транзисторов устройства, Дл исключени этого влени ток перезар да элемента 4 должен быть ограничен известными техническими приемами, например введением резистора в цепь элемента 4 илиWhen signals are supplied to the bus 13 of the device with an unauthorized slew rate in a real device (with low-impedance power sources), the device’s transistors may become disconnected. To eliminate this phenomenon, the overcharging element 4 must be limited by known technical methods, for example, the introduction of a resistor into element chain 4 or

5 в цепь элемента 16.5 in the chain element 16.

Claims

Claim 1 Analog storage device according to aut. se No. 1325567, characterized in that, in order to increase the dynamic accuracy, the first and second current inverters and the coupling element on the capacitor are introduced into it, the first and second terminals of which are connected respectively to the second outputs of the first and second

5 of the second differential amplifiers, the third outputs of which are connected to the inputs of the first and second current inverters, respectively, the outputs of which are connected to the first outputs of the first and second differential amplifiers, respectively.

2. The device according to claim 1, characterized in that each current inverter contains first and second transistors of the same conductivity type, the emitters of which are combined and connected to the corresponding power bus, the bases are combined and connected to the collector of the first transistor and to the input of the current inverter, the output of which is connected to the collector of the second transistor of the corresponding current.

0

3. The device according to claim 1, characterized in that the first and second current inverters are made according to the complementary structure.

4. Device pop. 1, characterized in that the collector of the first transistor of the differential amplifier is the output of the differential amplifier.