SU1727173A1 - Блок питани дл доменной пам ти - Google Patents
Блок питани дл доменной пам ти Download PDFInfo
- Publication number
- SU1727173A1 SU1727173A1 SU904806003A SU4806003A SU1727173A1 SU 1727173 A1 SU1727173 A1 SU 1727173A1 SU 904806003 A SU904806003 A SU 904806003A SU 4806003 A SU4806003 A SU 4806003A SU 1727173 A1 SU1727173 A1 SU 1727173A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- power supply
- input
- voltage
- domain memory
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах. Целью изобретени вл етс повышение надежности работы доменной пам ти. Блок питани содержит стабилизированные источники питани посто нного тока 1 и 2, источник 3 эталонного напр жени , подключенные входами через выключатель 4 к сети 5 первичного питани , коммутатор 6, выход 10 питани логических элементов доменной пам ти, выход 11 питани формировател токов продвижени доменной пам ти, делитель напр жени 12, элементы сравнени 16 и 17, логические элементы ИЛИ 18 и И 19, несимметричные элементы задержки 20, 21 и 22, элемент задержки 25, выход 29 сигнала разрешени обращени к доменной пам ти. Надежность работы доменной пам ти повышаетс за счет отключени питани доменной пам ти и блокировки сигнала разрешени обращени к доменной пам ти. 1 ил. сл с
Description
Изобретение относитс к вычислительной технике и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах.
Целью изобретени вл етс повышение надежности работы доменной пам т путем ее блокировки на врем нарушени работы источников пам ти.
На чертеже дана схема предварительного блока питани дл доменной пам ти.
Блок питани дл доменной пам ти содержит стабилизированные источники питани посто нного тока 1 и 2, источник 3 эталонного напр жени , подключенные входами через выключатель 4 к сети 5 первичного питани , коммутатор 6, выполненный , например, на электромагнитном реле с двум контактными группами 7 и 8 и обмоткой 9, подключенный входными контактами к выходам источников 1 и 2 питани , а выходными - к выходной шине 10 напр жени питани логических элементов доменной пам ти и выходной шине 11 напр жени питани схемы формировани токов продвижени доменной пам ти, схему анализа из последовательно включенных делител 12 напр жени , выполненного, например, из резисторов 13, 14 и 15 и подключенного входом к выходу источника 2 питани , двух элементов сравнени 16 и 17, элемента ИЛИ 18 и элемента И 19, три несимметричных элемента задержки 20, 21 и 22, выполненных , например, на диодах 23 и конденсаторах 24. первый из которых включен между выходом источника 3 эталонного напр жени и вторым входом элементов сравнени
VJ
ю VJ
со
17 и 16, второй включен между управл ющим входом коммутатора 6 и выходом элемента ИЛИ 18, а третий включен между выходом источника питани 1 и входами питани элементов 16, 17, 18 и 19, элемент 25 задержки, выполненный, например, на резисторах 26, 27 конденсатор 28, включенный между выходной шиной напр жени питани 11 и вторым входом элемента И 19, формирующего на выходной шине 29 сигнал разрешени обращени к доменной пам ти . Кроме того, сопротивлени резисторов 13, 14 и 15 делител 12 напр жени подобраны так, что при снижении напр жени Е2 источника 2 питани до уровн Еан напр жени нижней границы рабочей зоны напр жени питани схемы формировани токов продвижени доменной пам ти напр жение на первом (более высоковольтном) выходе делител 12 становитс равным эталонному напр жению Ез источника 3, а при повышении напр жени Ег источника 2 до уровн Еав напр жени верхней границы рабочей зоны напр жени питани схемы формировани токов продвижени напр жение на втором выходе делител 12 достигает эталонного напр жени Ез.
Блок питани дл доменной пам ти работает следующим образом.
При включении блока питани выключателем 4 на входы источников 1, 2, и источника 3 эталонного напр жени поступает напр жение первичной сети 5 питани . В каждом из этих источников переменное напр жение сети трансформируетс (допускаетс общий трансформатор дл всех источников), выпр мл етс , сглаживаетс конденсаторным фильтром и стабилизируетс электронным стабилизатором. Источник 1 питани вл етс низковольтным (5 В) и осуществл ет питание логической схемы управлени доменной пам ти и логических схем блока питани , источник 2 питани вл етс более высоковольтным (до 20...27 В) и мощным и осуществл ет питание формирователей токов продвижени в катушках микросборок доменной пам ти. Выходные напр жени источников 1 и 2 питани доменной пам ти поступают на выходные шины 10 и 11 блока питани через контактные группы 7 и 8 коммутатора 6, изображенного дл нагл дности на чертеже в виде электромагнитного реле с обмоткой 9.
Выходное напр жение Еа источника 2 питани подаетс на вход делител 12 напр жени , с первого и второго выходов которого напр жение поступает на первые входы элементов сравнени 16 и 17. На вторые входы элементов 16 и 17через включенный в пр мом направлении диод 23 несимметричного элемента 20 задержки подаетс эталонное напр жение Ез с источника 3 эталонного напр жени . На выходе каждого из
элементов сравнени 16 и 17 по вл етс нормированный сигнал единичного уровн , когда напр жение на его первом входе выше напр жени на втором входе. При номинальном значении напр жени Е2 источ0 ника 2 питани напр жение на первом выходе делител 12 выше, а на втором выходе ниже эталонного напр жени . При этом на выходе элемента 16 сравнени устанавливаетс сигнал единичного уровн , а на
5 выходе элемента 17 - сигнал нулевого уровн , Зта комбинаци выходных сигналов элементов сравнени вл етс единственной комбинацией дл входных сигналов логического элемента ИЛИ 18, при которой на его
0 выходе устанавливаетс логический сигнал единичного уровн . Этот сигнал поступает на второй вход элемента И 19 и через диод 23 несимметричного элемента 21 задержки на управл ющий вход коммутатора 6, в дан5 ном случае на обмотку 9, поддержива в замкнутом состо нии контактные группы 7 и 8 коммутатора. При этом выходное напр жение EI источника 1 питани через контактную группу 7 поступает на выходную шину
0 10 напр жени питани логических элементов доменной пам ти, а выходное напр жение Е2 источника 2 питани через контактную группу 8 поступает на выходную шину 11 напр жени питани схемы форми5 ровани токов продвижени доменной пам ти , Одновременно напр жение с шины 11 через элемент 25 задержки поступает на первый вход элемента И 9, на выходе которого , а следовательно, и на выходной шине
0 29, формируетс сигнал разрешени обращени к доменной пам ти. Рассмотренное выше состо ние блока пам ти вл етс его рабочим режимом.
В случае, если по каким-либо причинам
5 выходное напр жение источника питани 2 увеличиваетс относительно номинального значени , то увеличиваетс напр жение и на первом входе элемента сравнени 17 и при достижении напр жением Е2 уровн
0 Е2В напр жени верхней границы рабочей зоны напр жени схемы формировани токов продвижени доменной пам ти напр жение на первом входе элемента сравнени 17 становитс выше эталонного напр же5 ни Ез на его втором входе, и на выходе элемента 17 по вл етс сигнал единичного уровн , по которому уровень выходного сигнала элемента ИЛИ 18 измен етс с единичного на нулевой, Нулевой сигнал с выхода элемента ИЛИ 18 по второму входу элемента И 19 запрещает формирование на шине 29 сигнала разрешени обращени к доменной пам ти и одновременно переводит диод 23 несимметричного элемента 21 в непровод щее состо ние. После отключе- ни диода 23 накопленна в конденсаторе 24 элемента задержки 21 энерги удерживает коммутатор 6 в рабочем состо нии, задержива отключение питающих доменную пам ть напр жений на шинах 10 и 11 на врем , необходимое дл окончани незавершенных циклов работы доменной пам ти с целью недопущени разрушени информации в моменты коммутации.
Аналогично, при снижении напр жени Е2 источника питани 2 до уровн Е2Н напр жени нижней границы напр жени литани схемы формировани напр жение на первом входе элемента сравнени 16 стано- витс ниже эталонного напр жени Ез на его втором входе и на выходе элемента 16 сравнени устанавливаетс сигнал нулевого уровн , по которому уровень выходного сигнала элемента ИЛ И 18 измен етс с еди- ничного уровн на нулевой. Далее производитс сн тие с шины 29 сигнала разрешени обращени к доменной пам ти и задержанное отключение питающих доменную пам ть напр жений с выходных шин 10 и 11 подобно рассмотренному выше случаю повышени напр жени Е2.
В режиме включени блока питани существенным вл етс то, что напр жение на выходах источника 3 эталонного напр - жени и стабилизированного источника 1 питани как маломощных и имеющих конденсаторы сглаживающих фильтров небольшой емкости устанавливаютс раньше, чем напр жени на выходе источника 2 пи- тани доменной пам ти, как более мощного и с конденсаторами фильтров большой емкости . Эталонное напр жение Ез источника 3 через включенный в пр мом направлении диод 23 несимметричного элемента 20 за- держки поступает на вторые входы элементов 16 и 17 сравнени практически без задержки (посто нна времени цепи диод 23 - конденсатор 24 составл ет доли мили- секунд), а выходное напр жение Егисточника 1 через диод 23 несимметричного элемента 22 задержки поступает на питающие выводы элементов 16, 17, 18 и 19 схемы также без заметной задержки. Поэтому на интервале времени между моментом уста- новки эталонного и питающего напр жений на элементах 16, 17, 18 и 19 блока и моментом , когда выходное напр жение Е2 источника 2 достигает уровн Е2Н напр жени нижней границы рабочей зоны напр жени на первых входах элементов сравнени 16 и
17 ниже эталонного напр жени на их вторых входах, выходные сигналы элементов 16 и 1.7 имеют нулевой уровень, что поддерживает на нулевом уровне выходной сигнал элемента ИЛИ 18. Этот сигнал запрещает формирование сигнала (29) разрешени обращени к доменной пам ти и составл ет в разомкнутом состо нии контактные группы 7 и 8 коммутатора 6, запреща тем самым выдачу неустановившихс напр жений источников 1 и 2 питани на выходные шины 10 и 11 питающих доменную пам ть напр жений ..:
При повышении напр жени Е2 источника 2 питани до уровн Е2Н нижней границы рабочей зоны напр жение на первом входе элемента сравнени 16 становитс выше эталонного напр жени на его втором входе, выходной сигнал элемента 16 принимает единичный уровень, а выходное напр жение элемента ИЛИ 18 переходит от нулевого уровн в единичный. Этот сигнал поступает на второй вход элемента И 19 и через диод 23 несимметричного элемента 21 задержки воздействует на обмотку 9 коммутатора 6 и переводит контактные группы 7 и 8 в замкнутое состо ние, подключа выходные шины 10 и 11 напр жени питани доменной пам ти к выходам источников питани 1 и 2. Установившеес на шине 11 напр жение поступает на вход элемента задержки 25, на выходе которого возникает нормированный резисторами 26 и 27 по величине и задержанный конденсатором 28 сигнал единичного уровн , завершающий формирование на выходной шине 29 сигнала разрешени обращени к доменной пам ти . Задержка этого сигнала относительно питающего напр жени на шине 11 необходима дл завершени переходного режима в устройстве доменной пам ти после подачи на него питающих напр жений (зар дки конденсаторов разв зывающих и разделительных фильтров, установление режимов задающих генераторов и т.д.).
В режиме выключени блока питани выключателем 4 сети 5 напр жение снимаетс со входов источника питани 1, 2 и 3, после чего конденсаторы сглаживающих фильтров этих источников начинают разр жатьс , а их выходные напр жени EI, Ј2, Ез медленно снижаютс , Напр жени на диодах 23 несимметричных элементов задержки 20 и 22 станов тс обратными, и запасенна в конденсаторах 24 этих элементов энерги поддерживает элементы 16, 17. 18 и 19 в рабочем состо нии на врем завершени режима выключени блока если , конечно, функции конденсаторов 24 не выполн ют конденсаторы сглаживающих
фильтров источников 1 и 3. При снижении напр жени Е2 источника 2 питани до уровн Е2Н нижней границы выходной сигнал элемента сравнени 16 измен етс с единичного уровн на нулевой и на выходе элемента ИЛИ 18 устанавливаетс сигнал нулевого уровн . Далее производитс сн тие с шины 29 сигнала разрешени обращени к доменной пам ти и задержанное отключение питающих доменную пам ть напр жений с выходных шин 10 и 11 подобно рассмотренному выше случаю снижени напр жени Е2 при нарушении работы источника питани 2.
Claims (1)
- Формула изобретени Блок питани дл доменной пам ти, содержащий первый и второй стабилизированные источники питани посто нного тока, источник эталонного напр жени , первый элемент сравнени , элемент задержки и элемент И, причем входы первого и второго стабилизированных источников питани посто нного тока соединены со входом источника эталонного напр жени и вл ютс входом первичного сетевого питани блока питани , выход элемента задержки подключен к первому входу элемента И, выход которого вл етс выходом сигнала разрешени обращени к пам ти, отличающийс тем, что, с целью повышени надежности, в блок питани введены коммутатор , делитель напр жени , второй элемент сравнени , элемент ИЛИ, первый,05050второй и третий несимметричные элементы задержки, причем выход первого стабилизированного источника питани посто нного тока соединен с первым входом коммутатора, первый выход которого вл етс первым выходом блока питани , выход второго стабилизированного источника питани посто нного тока соединен с входом делител напр жени и вторым входом коммутатора , второй выход которого вл етс вторым выходом блока питани , второй выход коммутатора соединен с входом элемента задержки, первый выход делител напр жени подключен к первому входу первого элемента сравнени , второй выход делител напр жени подключен к первому входу второго элемента сравнени , вторые входы первого и второго элементов сравнени объединены и соединены с выходом первого несимметричного элемента задержки , вход которого подключен к выходу источника эталонного напр жени , выходы первого и второго элементов сравнени соединены с входами элемента ИЛИ, выход которого подключен к второму входу элемента И и входу второго несимметричного элемента задержки, выход которого подключен к управл ющему входу коммутатора , выход первого стабилизированного источника питани подключен к входу третьего несимметричного элемента задержки , выход которого соединен с входами питани элементов сравнени , элементов И и ИЛИ блока питани ,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904806003A SU1727173A1 (ru) | 1990-03-26 | 1990-03-26 | Блок питани дл доменной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904806003A SU1727173A1 (ru) | 1990-03-26 | 1990-03-26 | Блок питани дл доменной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1727173A1 true SU1727173A1 (ru) | 1992-04-15 |
Family
ID=21503821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904806003A SU1727173A1 (ru) | 1990-03-26 | 1990-03-26 | Блок питани дл доменной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1727173A1 (ru) |
-
1990
- 1990-03-26 SU SU904806003A patent/SU1727173A1/ru active
Non-Patent Citations (1)
Title |
---|
За вка JP № 63-49448, кл. G 11 С 11/14, 1988. Авторское свидетельство СССР Мг 175367, кл. G 11 С 11/14, 1985. (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4873471A (en) | High frequency ballast for gaseous discharge lamps | |
AU770941B2 (en) | Method and apparatus for converting a DC voltage to an AC voltage | |
US5241217A (en) | UPS with input commutation between AC and DC sources of power | |
US4180853A (en) | Two-stage commutation circuit for an inverter | |
US9876438B2 (en) | Converter unit system having inrush-current suppression circuit | |
JP2776086B2 (ja) | 活線交換用電源装置 | |
CA2463015A1 (en) | Method for varying the power consumption of capacitive loads | |
US5189601A (en) | Half bridge converter with current mode controller | |
US5828562A (en) | Double discharge circuit for improving the power factor | |
US5687069A (en) | Rectifier bridge apparatus | |
SU1727173A1 (ru) | Блок питани дл доменной пам ти | |
JPH0919154A (ja) | 電源装置の突入電流制限装置 | |
JPH05137264A (ja) | 誘導発電機の制御方法 | |
RU2037249C1 (ru) | Система бесперебойного электропитания | |
JP3284526B2 (ja) | 瞬時電圧低下補償装置 | |
JP2874225B2 (ja) | コンバータ装置 | |
JP2002320390A (ja) | 蓄電装置 | |
JPH041587B2 (ru) | ||
JPH08221141A (ja) | 電源回路 | |
SU1739451A1 (ru) | Источник вторичного электропитани | |
JP3698893B2 (ja) | 2回線切替用半導体開閉器 | |
SU1596423A1 (ru) | Устройство бесперебойного электропитани | |
SU1677774A1 (ru) | Устройство продольно-поперечного регулировани напр жени сети | |
SU1515259A1 (ru) | Устройство резервированного электропитани потребителей | |
SU1483568A1 (ru) | Многоканальный преобразователь дл зар да емкостных накопителей |