SU1723663A1 - Two-threshold comparator - Google Patents
Two-threshold comparator Download PDFInfo
- Publication number
- SU1723663A1 SU1723663A1 SU904796252A SU4796252A SU1723663A1 SU 1723663 A1 SU1723663 A1 SU 1723663A1 SU 904796252 A SU904796252 A SU 904796252A SU 4796252 A SU4796252 A SU 4796252A SU 1723663 A1 SU1723663 A1 SU 1723663A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- comparator
- bus
- output
- diodes
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики при построении устройств анализа входных сигналов по напр жению. Цель изобретени - упрощение . Двухпороговый компаратор содержит п ть резисторов 1-5, транзистор 6, первый и второй БИСПИН-приборы, два разделительных диода 9, 10, цепочки 11 и 12 соответственно тип последовательно включенных диодов, шину 13 входного напр жени , шину 14 опорного напр жени , общую шину 15, шину 16 напр жени питани . Применение в качестве компараторов БИСПИН-приборов и диодных цепей ввода опорного и входного напр жений позволило отказатьс от двух источников питани . Диодные цепочки 11 и 12 обеспечивают смещение рабочих точек. Ширина окна дискри- минации определ етс количеством смещающих диодов в цепочках 11,12. Резисторы 1 и 2 обеспечивают протекание токов, включающих БИСПИН-приборы 7 и 8 соответственно . 2 з.п. ф-лы, 1 ил. ЁThe invention relates to a pulse technique and can be used in automation devices when building devices for analyzing input signals by voltage. The purpose of the invention is simplification. The two-threshold comparator contains five resistors 1-5, a transistor 6, the first and second beatspins, two dividing diodes 9, 10, chains 11 and 12, respectively, the type of series-connected diodes, input voltage bus 13, common voltage bus 14 bus 15, bus 16 supply voltage. The use of BISPIN devices and diode input circuits of the reference and input voltages as comparators made it possible to reject two power sources. Diode chains 11 and 12 provide the offset of the working points. The width of the discrimination window is determined by the number of bias diodes in chains 11,12. Resistors 1 and 2 provide the flow of currents, including beepin devices 7 and 8, respectively. 2 hp f-ly, 1 ill. Yo
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики при построении устройств анализа входных сигналов по напр жению.The invention relates to a pulse technique and can be used in automation devices when building devices for analyzing input signals by voltage.
Целью изобретени вл етс упрощение за счет исключени двух источников питани .The aim of the invention is to simplify by eliminating two power sources.
На чертеже приведена принципиальна схема двухпорогового компаратора.The drawing shows a schematic diagram of a two-threshold comparator.
Двухпороговый компаратор содержит первый 1, второй 2, третий 3, четвертый 4 и п тый 5 резисторы, транзистор 6, первый 7 и второй 8 БИСПИН-приборы, первый 9 и второй 10 разделительные диоды, цепочки 1Т и 12 соответственно из m и п последовательно включенных диодов, шину 13 входного напр жени , шину 14 опорного напр жени , общую шину 15 и шину 16 напр жени питани , при этом БИСПЙН-при- боры 7 и 8 применены в качестве первого и второго компараторов соответственно, причем выводы подложки, омического и запирающего (нелинейного) контактов БИСПИН-приборов вл ютс соответствен- но первым входом, вторым входом и выходом компараторов, резисторы 3-5 и транзистор 6 образуют логический элемент НЕ 17, причем первый вход первого компаратора 7 подключен к катоду первого из m последовательно включенных смещающих диодов цепочки 11, анод m-ro диода цепочки 11 подключен к второму входу второго компаратора 8 и к катоду диода 10, анод которого подключен к шине 13 входного на- пр жени , первый вход второго компаратора 8 подключен к катоду первого из п последовательно включенных смещающих п диодов цепочки 12, анод n-го диода цепочки 12 подключен к второму входу первого компаратора 7 и к катоду диода 9, анод которого подключен к шине 14 опорного напр жени , резисторы 1 и 2 подключены между общей шиной 15 и вторыми входами компараторов 7 и 8 соответственно, транзи- стор 6 подключен эмиттером к общей шине 15, базой через резисторы 3 и 4 соответственно к выходам компараторов 7 , 8 и к общей шине 15, а коллектором, вл ющимс выходом 18 устройства, через резистор 5 к шине 16 напр жени питани .The two-threshold comparator contains the first 1, second 2, third 3, fourth 4 and fifth 5 resistors, transistor 6, first 7 and second 8 BISPIN devices, first 9 and second 10 separating diodes, chains 1T and 12, respectively, of m and n in series included diodes, input voltage bus 13, reference voltage bus 14, common bus 15 and power supply bus 16, with the BISKET-devices 7 and 8 used as the first and second comparators, respectively, with the outputs of the substrate, ohmic and locking (non-linear) contacts of the BISPIN devices mc, respectively, the first input, second input and output of the comparator, resistors 3-5 and transistor 6 form a logical element NOT 17, the first input of the first comparator 7 is connected to the cathode of the first of m series-connected bias diodes of the chain 11, anode m-ro diode the chain 11 is connected to the second input of the second comparator 8 and to the cathode of the diode 10, the anode of which is connected to the bus 13 of the input voltage, the first input of the second comparator 8 is connected to the cathode of the first of n series-connected biasing p diodes of the chain 12, the anode of the n-th Dio The chains 12 are connected to the second input of the first comparator 7 and to the cathode of the diode 9, the anode of which is connected to the reference voltage bus 14, resistors 1 and 2 are connected between the common bus 15 and the second inputs of the comparators 7 and 8, respectively, the transistor 6 is connected by an emitter the common bus 15, the base through the resistors 3 and 4, respectively, to the outputs of the comparators 7, 8 and the common bus 15, and the collector, which is the output 18 of the device, through the resistor 5 to the power supply bus 16.
Устройство работает следующим образом .The device works as follows.
На шины 13,14 и 16 подаютс , а с шины 18 снимаютс напр жени и сигналы поло- жительной пол рности относительно общей шины 17. Пусть опорное напр жение Don и напр жение питани Ucc равны 5 В, входное напр жение UBx увеличиваетс от 0 до 8 В, т 2, п 1, а падени напр жений на элементах устройства обозначаютс буквой U с индексами, соответствующими цифровым обозначени м элементов схемы; падение напр жени на диоде примем равным 0,6 В, падение напр жени между выводами подложки и запирающих контактов включенных (открытых) БИСПИН-приборов 7 и 8 - равным 0,8 В, а падение напр жени между выводами подложки и омического контакта включающихс БИСПИН-приборов 7 и 8 равным 0,5 В. Тогда после подачи напр жений на устройство транзистор 6 будет открыт и насыщен (на выходе 18 устройства сигнал логического О), так как БИСПИН-прибор 8 открыт (включен), и на его выходе выдел етс напр жение, достаточное дл включени транзистора 6 (Us + 1М Uon - 0,6 + 1 - 0,8 В 3 В), БИСПИН-прибор 7 в это врем закрыт (выключен) и через его выводы протекают только токи утечки незначительной величины. Такое состо ние устройства сохран етс до тех пор, пока в результате по- вышени входного напр жени сохран етс цепь дл протекани тока от вывода подложки к выводу омического контакта БИСПИН-прибора 8 и ток в этой цепи достаточен дл удержани во включенном состо нии БИСПИН-прибора 8 при имеющейс нагрузке (элементы 3, 4, 6 схемы). В этот момент входное напр жение примерно равно 3,9 В (Uex Uon - 0,6 В n - 0,5 В 3,9 В). Далее БИСПИН-прибор 8 выключаетс в результате уменьшени тока в его управл ющей цепи, что приводит к выключению транзистора 6, на выходе которого выдел етс сигнал логической 1. БИСПИН-прибор 7 в это врем остаетс закрытым (выключенным), так как потенциал его подложки , равный UBX - 0,6 В, меньше потенциала омического контакта, равного Uon - 0,6 В. Такое состо ние устройства сохран етс до тех пор, пока в результате повышени входного напр жени потенциал подложки БИСПИН-прибора 7 не превысит потенциал его омического контакта и ток в цепи между ними не станет достаточным дл включени БИСПИН-прибора 7 с имеющейс нагрузкой . В этот момент входное напр жение примерно равно 6,7 В (Uex Uon + m 0,6 В + 0,5 В 6,7 В). Далее БИСПИН-прибор 7 включаетс , вызыва переключение транзистора 6 (на выходе устройства выдел етс логический О). БИСПИН-прибор 8 остаетс в выключенном состо нии. Такое состо- ние устройства сохран етс при дальнейшем увеличении входного напр жени . При уменьшении входного напр жени от максимального значени до О В устройство работает аналогично.The buses 13, 14 and 16 are supplied, and the bus 18 relieves voltage and signals of positive polarity relative to the common bus 17. Let the reference voltage Don and the supply voltage Ucc be 5 V, the input voltage UBx increases from 0 to 8 V, t 2, p 1, and the voltage drops on the elements of the device are denoted by the letter U with indices corresponding to the numerical designations of the elements of the circuit; the voltage drop across the diode is assumed to be 0.6 V, the voltage drop between the substrate pins and the closing contacts of the included (open) BISPIN devices 7 and 8 is equal to 0.8 V, and the voltage drop between the pins of the substrate and the ohmic contact of the ON BISPIN - devices 7 and 8 equal to 0.5 V. Then, after applying voltage to the device, transistor 6 will be open and saturated (at the output 18 of the device signal is logical O), since the BISPIN device 8 is open (turned on) and its output is highlighted A voltage sufficient to turn on the transistor 6 (Us + 1M Uon - 0.6 + 1 - 0, 8 V 3 V), the BISPIN device 7 is at this time closed (turned off) and only insignificant leakage currents flow through its terminals. Such a state of the device is maintained as long as the result of an increase in the input voltage maintains the circuit for the flow of current from the substrate output to the output of the ohmic contact of the BISPIN-device 8 and the current in this circuit is sufficient to keep the on-state device 8 with the available load (elements 3, 4, 6 schemes). At this point, the input voltage is approximately 3.9 V (Uex Uon - 0.6 V n - 0.5 V 3.9 V). Further, the BISPIN device 8 is turned off as a result of a decrease in the current in its control circuit, which leads to the switching off of the transistor 6, the output of which produces a logical 1 signal. The BISPIN device 7 remains closed (off) at this time, since its substrate potential equal to UBX - 0.6 V, less than the potential of an ohmic contact equal to Uon - 0.6 V. This state of the device is maintained until, as a result of an increase in the input voltage, the potential of the substrate of BISPIN device 7 does not exceed the potential of its ohmic contact and current in the circuit between neither MI will not be sufficient to turn on the BISPIN device 7 with the existing load. At this point, the input voltage is approximately 6.7 V (Uex Uon + m 0.6 V + 0.5 V 6.7 V). Further, the BISPIN device 7 is turned on, causing switching of the transistor 6 (a logical O is outputted from the device). BIPPIN device 8 remains in the off state. This state of the device is maintained with a further increase in the input voltage. When the input voltage decreases from the maximum value to OV, the device operates in the same way.
Положение середины окна дискриминации на оси напр жений определ етс величиной опорного напр жени . Ширина окна дискриминации определ етс количеством смещающих диодов в цепочках 11 и 12. При m n 0 обеспечиваетс минимальна ширина окна дискриминации.The position of the center of the discrimination window on the stress axis is determined by the magnitude of the reference voltage. The width of the discrimination window is determined by the number of bias diodes in chains 11 and 12. When m n 0, the minimum width of the discrimination window is ensured.
Диоды 9 и 10 обеспечивают взаимную рэзв зку источников опорного и входного напр жений.Diodes 9 and 10 provide mutual razzku sources of reference and input voltages.
Резисторы 1 и 2 обеспечивают протекание токов, включающих БИСПИН-приборы 7 и 8 соответственно.Resistors 1 and 2 provide the flow of currents, including beepin devices 7 and 8, respectively.
Применение изобретени позвол ет упростить двухпороговый компаратор по сравнению с прототипом за счет исключени двух разнопол рных источников питани , необходимых дл питани компараторов прототипа.The application of the invention makes it possible to simplify the two-threshold comparator in comparison with the prototype by eliminating the two different polarity power sources necessary for powering the prototype comparators.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904796252A SU1723663A1 (en) | 1990-02-28 | 1990-02-28 | Two-threshold comparator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904796252A SU1723663A1 (en) | 1990-02-28 | 1990-02-28 | Two-threshold comparator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1723663A1 true SU1723663A1 (en) | 1992-03-30 |
Family
ID=21498767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904796252A SU1723663A1 (en) | 1990-02-28 | 1990-02-28 | Two-threshold comparator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1723663A1 (en) |
-
1990
- 1990-02-28 SU SU904796252A patent/SU1723663A1/en active
Non-Patent Citations (1)
Title |
---|
Алексеенко А.Г. и др. Применение прецизионных аналоговых ИС. М., Радио и св зь, 1981, с. 174-176, табл. 7.4, б. Титце У. и др. Полупроводникова схемотехника. М.: Мир, 1982 с. 288. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4730122A (en) | Power supply adapter systems | |
US4023122A (en) | Signal generating circuit | |
US4709172A (en) | Input-voltage detector circuit for CMOS integrated circuit | |
US5386152A (en) | Power-on reset circuit responsive to a clock signal | |
US4712058A (en) | Active load network | |
SU1723663A1 (en) | Two-threshold comparator | |
US5371498A (en) | Circuit for recognizing key inputs | |
US5276355A (en) | Change-over circuit for tester implemented by using diode-bridge type analog switches | |
US5027020A (en) | Zero voltage switching AC relay circuit | |
US4704551A (en) | Low voltage/high voltage field effect transistor (FET) switching circuit for printed circuit board tester | |
US2931919A (en) | Diode gate circuit | |
US3207920A (en) | Tunnel diode logic circuit | |
US3758792A (en) | Peak detector circuit | |
US3021436A (en) | Transistor memory cell | |
SU1725376A1 (en) | Threshold device | |
SU1200409A1 (en) | Versions of simulator of transient processes in network | |
GB982842A (en) | Electrical switching circuits | |
JP2966464B2 (en) | Multi-value drive circuit | |
SU1582351A1 (en) | Electronic switch | |
SU1559357A1 (en) | Thyristor model | |
SU653604A1 (en) | Redundancy dc stabilizer | |
SU1619319A1 (en) | Device for determining absolute value of difference of two voltages | |
SU900412A1 (en) | Current element with arresting trigger | |
RU1812634C (en) | Converter of logical levels | |
SU1725384A1 (en) | Tristable analog commutator |