SU1717943A1 - Устройство дл измерени перемещений - Google Patents

Abstract

Изобретение относитс  к измерительной технике. Цель.изобретени  - повышение точности и увеличение скорости измерени . Устройство, содержащее генератор 1 опорных импульсов, счетчик 2, фазовый датчик 7 и компаратор 9, снабжено преобразователем-корректором 5 кодов, цифроаналоговым преобразователем (ЦАП) 6, устройством 4 запоминани  фазы и реверсивным счетчиком 3. Причем выход генератора 1 опорных импульсов соединен с

Description

Фиг.1

4 Ю

СО

входом счетчика 2 и первыми входами реверсивного счетчика 3 и устройства 4 запоминани  фазы. Выход счетчика 2 соединен с входом преобразовател -корректора 5 кодов . Выход преобразовател -корректора 5 кодов соединен с входом ЦАП 6, первый, второй и третий выходы ЦАП 6 соединены соответственно с первым, вторым и третьим входами датчика 7, предназначенного дл  модулировани  фазы в зависимости от измер емого перемещени , выход которого соединен с первым входом фазового

компаратора 9 и вторым входом устройства 4 запоминани  фазы. Выход устройства 4 запоминани  фазы соединен с вторым входом фазового компаратора 9, первый выход которого соединен с третьим входом устройства 4 запоминани  фазы, а второй и третий выходы соединены соответственно с вторым и третьим входами реверсивного счетчика 3. Повышение точности достигаетс  путем внесени  предварительных корректирующих сигналов в сигналы питани  датчика 7.1 з.п. ф-лы, 4 ил.

Изобретение относитс  к измерительной технике и может быть использовано при измерении перемещений в канале атомного реактора.

Известно устройство дл  измерени  перемещений, содержащее генератор опорной частоты, аппрок симатор, формирующий напр жение питани  датчика, в качестве которого используетс  сельсин или индуктосин, работающий в режиме фазовращател , формирователь тактовых сигналов, управл емый делитель, предназначенный дл  формировани  импульсов с частотой, равной частоте сигналов датчика, импульсно-фазовый дискриминатор, формирующий сигнал, длительность которого равна разности фаз сигналов датчика и управл емого делител , устройство усреднени  и управлени  коэффициентом делени  управл емого делител , измен ющее частоту следовани  импульсов на входе управл емого делител , реверсивный счетчик, подсчитывающий тактовые импульсы за врем  прохождени  сигналь, и импульсно- фазовый дискриминатор. Работа описанного устройства основана на преобразовании механического перемещени  в изменении фазы электрического сигнала. Однако в устройстве не предусмотрена коррекци  нелинейности характеристики датчика, что снижает точность его работы, особенно в услови х канала атомного реактора.

Наиболее близким к предлагаемому решению по технической сущности и достигаемому эффекту  вл етс  устройство дл  измерени  перемещений, содержащее генератор опорных импульсов, счетчик, индуктивный датчик, фазовый компаратор.

Описанное устройство не может быть использовано дл  измерени  перемещений в услови х радиационного воздействи , поскольку примен емый дл  этой цели датчик имеет нелинейную зависимость изменени 

фазы выходного сигнала от измер емого перемещени , что существенно снижает точность измерений. Кроме того, быстродействие устройства ограничено

тем, что в нем перемещение измер етс  в течение половины периода выходного сигнала датчика, т.е. если измер емое перемещение за врем  половины периода сигнала превысило половину периода, то измерение

перемещени  возможно только во втором периоде выходного сигнала датчика, что увеличивает врем  измерени  вдвое.

Цель изобретени  - повышение точности и быстродействи  измерени  за счет

внесени  предварительных корректирующих сигналов в питание индуктивного датчика .

На фиг.1-3 изображены схемы реализации соответственно устройства, блока запоминани  фазы и примера фазового компаратора; на фиг.4 - временные диаграммы , по сн ющие работу устройства. Устройство измерени  перемещений

содержит (фиг.1) генератор 1 опорных импульсов , выход которого соединен с входом счетчика 2 и первыми входами реверсивного счетчика 3 и блока 4 запоминани  фазы. Выход счетчика 2 соединен с входом преобразовател -корректора 5 кодов. Выход преобразовател -корректора 5 кодов соединен с входом цифроаналогового преобразовател  6 (ЦАП). Первый, второй и третий выходы ЦАП 6 соединены соответственно с первым,

вторым и третьим входами индуктивного датчика 7, выход которого соединен с входом амплитудного компаратора 8. Выход амплитудного компаратора 8 соединен с первым входом фазового компаратора 9 и

вторым входом блока 4 запоминани  фазы. Выход блока 4 запоминани  фазы соединен с вторым входом фазового компаратора 9, первый выход которого соединен с третьим

входом блока 4 запоминани  фазы, а второй и третий выходы соединены соответственно с вторым .и третьим входами реверсивного счетчика 3.

Блок 4 запоминани  фазы содержит (фиг.2) счетчик (периодов измерени ) 10, выполненный в виде RS-триггера. Первый выход счетчика 10 соединен с первыми входами первого 11 и второго 12 управл ю- щих вентилей. Второй выход счетчика 10 подключен к первым входам третьего 13 и четвертого 14 управл ющих вентилей. Выход вентил  11 соединен с первым входом первого счетчика-делител  15, выход кото- рого соединен с вторым входом четвертого вентил  14. Выход третьего вентил  13 соединен с первым входом счетчика-делител  16, выход которого подключен к входу второго вентил  12. Выходы второго 12 и чет- вертого 14 вентилей соединены соответственно с вторым и первым входами п того вентил  17. Первым входом блока 4  вл ютс  вторые входы счетчиков-делителей 15 и 16. Вторым входом блока 4  вл ют- с  вторые входы вентилей 11 и 13. Третьим входом блока  вл етс  вход счетчика 10. Выходом блока 4  вл етс  выход п того вентил  17.

Фазовый компаратор 9 (фиг.З) может содержать схему ИЛИ 18, счетный триггер ТТ 19, схему И-1 20,схему И-2 21 и RS - триггер 22. При этом выход схемы ИЛИ 18 соединен с входом счетного триггера ТТ 19, а выход триггера 19 подключен к первым вхо- дам схем И-1 20 и И-2 21. Первый и второй входы фазового компаратора подключены соответственно к входам S и R триггера 22 и к входам схемы ИЛИ 18. Выходы RS-триг- гера 22 Сг+ и Сг подключены к вторым вхо- дам соответственно схемы И-1 20 и схемы И-2 21.

Устройство работает следующим образом .

Генератор опорных импульсов 1 выра- батывает импульсы опорной частоты f0 (фиг.4а), которые подаютс  на счетчик 2, устройство 4 запоминани  фазы и реверсивный счетчик 3. Счетчик 2 формирует коды адресов  чеек пам ти преобразовател - корректора 5 кодов. Записанные в  чейках пам ти преобразовател -корректора 5 коды поступают на вход ЦАП 6 и преобразуютс  в нем в три прецизионных синусоидальных сигнала Ua, Оь, Uc, сдвинутых по фазе на треть периода (фиг.4б). Эти сигналы поступают на датчик 7, представл ющий собой индуктивный преобразователь перемещени  сельсинного типа, измен ющийс  фазу своего выходного сигнала Um в зависимости

от прилагаемого перемещени  (фиг.4в). Преобразователем-корректором 5 кодов производитс  коррекци  нелинейности характеристики датчика 7 путем изменени  фазы выходного сигнала датчика 7 Dm, который  вл етс  суммой сигналов Ua, Ut, Uc, модулированных датчиком 7 по амплитуде. Изменение фазы выходного сигнала датчика 7 Um на отдельных участках периода сигнала Um достигаетс  изменением уровн  тех же участков сигналов Ua, Ut, Uc, дл  чего в  чейки пам ти преобразовател -корректора 5 кодов, соответствующие данному участку сигналов Ua, Ub, Uc, записываютс  коды требуемых уровней этих сигналов.

Выходной сигнал датчика 7 после преобразовани  амплитудным компаратором 8 в пр моугольные импульсы подаетс  на входы блока 4 запоминани  фазы и фазового компаратора 9 (фиг.4г). Блок 4 запоминани  фазы запоминает текущее значение фазы и выдает его на фазовый компаратор 9 в следующем периоде выходного сигнала датчика 7 (фиг.4д). Таким образом, на входы фазового компаратора 9 подаютс  импульсные сигналы, соответствующие фазам предыдущего и текущего периодов выходного сигнала датчика 7. При отсутствии перемещени  на входе датчика 7 сигналы предыдущего и текущего значени  фазы совпадают по времени и фазовый компаратор 9 на них не реагирует (фиг.4г, д, моменты времени ti, 14).

При перемещении сердечника датчика 7 в пр мом направлении сигнал текущего значени  фазы Ух опережает сигнал предыдущего значени  фазы Ух-1 и фазовый компаратор 9 вырабатывает сигнал опережени  +1 с длительностью, равной сдвигу между предыдущим и текущим значением фазы выходного сигнала датчика 7 и пропорциональной прикладываемому к датчику 7 перемещению. Сигнал опережени  +1 подаетс  на управл ющий вход реверсивного счетчика 3, который за врем  прохождени  сигнала +1 выполн ет суммирование импульсов опорной частоты f0 (фиг,4г, д, ж, и, моменты времени t2, Хз). При этом количество импульсов, подсчитанное реверсивным счетчиком 3, соответствует величине перемещени  сердечника датчика 7 (фиг.4к).

При перемещении сердечника датчика 7 в обратном направлении сигнал текущего значени  фазы Ух отстает от сигнала предыдущего значени  фазы Ух-1 и фазовый ком- паратор 9 вырабатывает сигнал запаздывани  -1, который подаетс  на управл ющий вход реверсивного счетчика 3, который за врем  прохождени  сигнала -1

выполн ют операцию вычитани  импульсов опорной частоты. При этом количество импульсов соответствует величине перемещени  сердечника датчика 7.

Таким образом, на выходе реверсивного счетчика 3 непрерывно формируетс  код, соответствующий текущему положению сердечника датчика 7 перемещени .

Фазовый компаратор 9 (фиг.З) работает следующим образом.

На вход фазового компаратора 9 подаютс  импульсные сигналы (фиг.4) сигнал Ух с датчика 7 перемещени  и сигнал У0 с устройства запоминани  фазы. Если сигнал Ух приходит раньше, чем У0, то RS-триггер 22 вырабатывает сигнал Сг+, а счетный триггер 13 устанавливаетс  в состо ние разрешени  счета. При этом на выходе схемы Й-1 20 формируетс  сигнал разрешени  Сг+. В момент прихода сигнала Уо счетный триггер 19 снимает сигнал разрешени  счета РсЛ а RS-триггер 22 устанавливаетс  в состо ние Сг. При этом выходные сигналы Сг и Сг отсутствуют.

При приходе первым сигнала Уо на вход фазового компаратора 9 счетный триггер 13 устанавливает сигнал Per, а на выходе RS- триггера остаетс  сигнал Сг. При этом на выходе схемы И+2 21 устанавливаетс  сигнал разрешени  Сг. При приходе сигнала Ух на вход фазового компаратора 9 триггер 19 снимает сигнал Per, a RS-триггер 22 устанавливаетс  в состо ние Сг+ . При этом на выходе фазового компаратора 9 сигналы Сг и Сг отсутствуют.

Увеличение скорости измерени  обеспечиваетс  применением устройства и запоминани  фазы совместно с фазовым компаратором 9. Така  схема позвол ет, в отличие от прототипа, измер ть за врем  периода выходного сигнала датчика 7 перемещение , соответствующее сдвигу фазы выходного сигнала датчика 7, близкого по величине периоду выходного сигнала датчика 7.

По сравнению с прототипом предлагаемое решение позвол ет повысить точность измерени  перемещений (деформаций) образца при испытани х в канале атомного реактора за счет внесени  предварительных корректирующих искажений в сигналы питани  индуктивного датчика.

Фо рмула изобретени 

Claims (2)

1. Устройство дл  измерени  перемещений , содержащее генератор опорных импульсов , счетчик, индуктивный датчик, фазовый компаратор,отличающеес  тем, что, с целью повышени  точности измерений и быстродействи , оно снабжено последовательносоединенными

преобразователем-корректором кодов и цифроаналоговым преобразователем (ЦАП), блоком запоминани  фазы и реверсивным счетчиком, выход генератора опорных импульсов соединен с входом счетчика и первыми входами реверсивного счетчика и блока запоминани  фазы, выход счетчика соединен с входом преобразовател - корректора кодов, первый, второй и третий

выходы ЦАП соединены соответственно с первым, вторым и третьим входами индуктивного датчика, выход которого соединен с первым входом фазового компаратора и вторым входом блока запоминани  фазы,

выход блока запоминани  фазы соединен с вторым входом фазового компаратора, первый выход которого соединен с третьим входом блока запоминани  фазы, а второй и третий выходы соединены соответственно с

вторым и третьим входами реверсивного счетчика.

2. Устройство поп.1,отличающее- с   тем, что блок запоминани  фазы выполнен в виде счетчика периодов измерени , п ти управл ющих вентилей и двух счетчиков-делителей , первый выход счетчика периодов соединен с первыми входами первого и четвертого управл ющих вентилей , его второй выход соединен с первыми входами второго и третьего управл ющих вентилей, выход первого управл ющего вентил  соединен с первым входом первого счетчика-делител , выход первого счетчикаделител  соединен с вторым входом третьего управл ющего вентил , выход которого соединен с первым входом п того управл ющего вентил , выход второго управл ющего вентил  соединен с первым входом второго счетчикаделител , выход которого соединен с вторым входом четвертого управл ющего вентил , выход четвертого управл ющего.вентил  соединен с вторым входом п того управл ющего вентил , первым входом блока

заполнени  фазы  вл ютс  объединенные вторые входы счетчиков-делителей, вторым - второй вход первого вентил , третьим - вход счетчика, а выходом - выход п того вентил .

ФИГ. 2

tt

tz Јi

о) t°

т

5) (Jo. u&

/c

У

1

I

1

л

n

Ј

fs,tt

L:

2

i

 .

U-J

an

Фиг. 4