SU1711283A1 - Устройство дл дифференциально-фазной защиты от однофазных замыканий на землю в электрической сети с изолированной или заземленной через резистор нейтралью - Google Patents

Abstract

Изобретение относитс  к электроэнергетике , а именно к устройствам защиты от замыканий на землю в разветвленных электрических сет х, в том числе в сет х со статическими и электромеханическими преобразовател ми частоты с изолированными , компенсированными или заземленными через резистор нейтрал ми синхронных генераторов. Целью изобретени   вл етс  повышение чувствительности защиты и обеспечение независимости параметра срабатывани  от изменений промышленной частоты и температуры окружающей среды. Действие устройства основано на сравнении фаз токов утечки (токов нулевой после

Description

Изобретение относитс  к электроэнергетике , а именно к устройствам защиты от замыканий на землю в разветвленных электрических сет х, в том числе в сет х со статическими и электромеханическими преобразовател ми частоты с изолированными , компенсированными или заземленны- ми череэ резистор нейтрал ми синхронных генераторов.

Целью изобретени   вл етс  повыше- ние чувствительности защиты и обеспечение независимости параметров срабатывани  от изменений промышленной частоты и температуры окружающей среды.

На чертеже представлена функциональна  схема устройства дл  дифференциально-фазной защиты от одн-офазных замыканий на землю в электрической сети с изолированной или заземленной через резистор нейтралью.

Устройство содержит первичные измерительные преобразователи тока нулевой последовательности - тока утечки (ПТУ) 11- -1п, установленные на защищаемых питаемых присоединени х, и ПТУ 2i-2m, установленные на питающих присоединени х , и выполненные в виде магнитотранзи- сторных модул торов, управл ющей обмоткой которых служат провода трех фаз сети, первый пусковой орган (1ПО) 3, логи-

ческий орган 4 сравнени  фаз (ЛОСФ), а также по числу защищаемых питаемых присоединений исполнительные элементы (ЙЭ) 5 и вторые пусковые органы (2ПО) 6i-6n. Входы 1ПО 3 соединены с выходами ПТУ 2 питающих присоединений, а выход - с первым информационным входом ЛОСФ 4. Выходы ЛОСФ 4 соединены с входами соответствующих ИЭ 5. Входы 2ПО б соединены с выходами соответствующих ПТУ 1, установленных на защищаемых питаемых присоединени х, а информационные выходы и выходы блокировки соединены с вторыми информационными входами и входами блокировки ЛОСФ.

Каждый из 2ПО 6 содержит амплитудный ограничитель (АО) 7, интегратор 8, формирователь импульсов (ФИ) 0; первый 10 и второй 11 компараторы, первый 12 и второй 13 источники опорного напр жени  (ИОН), первый 14 и второй 15 триггеры, причем вход АО 7  вл етс  входом 2ПО 6, выход AQ 7 соединен с входом ин .-егретора 8 и ФИ 9, выход ФИ 9 соединен с тактовыми входами интегратора 8, первого 14 и второго 15 триггеров , выходы первого 12 и второго 13 ИОН соединены соответственно с первыми входами первого 10 и второго 11 компараторов, вторые входы которых объединены и подключены к выходу интегратора 8, а выходы соединены с информационными входами

первого 14 и второго 15 триггеров, выходы первого триггера 14  вл ютс  информационными выходами 2ПО 6, выход второго триггера 15 - выходом блокировки 2ПО 6.

Логический орган 4 сравнени  фаз содержит по числу питаемых присоединений первые 16 и вторые 17 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первые 18 и вторые 19 интеграторы , компараторы 20 и логические элементы И 21, причем первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17  вл ютс  вторыми информационными входами ЛОСФ 4, а объединенные вторые входы указанных элементов  вл ютс  первым инфор- мационным входом ЛОСФ 4. Выходы первых 16 и вторых 17 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены через соответствующие первые 18 и вторые 19 интеграторы с инверсными и пр мыми входами компараторов 20, выходы которых соединены с первыми входами элементов И 21, вторые входы которых  вл ютс  входами блокировки ЛОСФ 4, а выходы элементов И 21 - выходами ЛОСФ 4.,

Первый пусковой орган 3 содержит элемент И 22 по числу питающих присоединений , АО 23, интеграторы 24, компараторы 1 25, триггеры 26 и ФИ 27. Выходы АО 23 соединены с входами ФИ 27 и информационными входами интеграторов 24, ющие входы которых объединены с тактовыми входами триггеров 26 и подключены к выходам ФИ 27, а выходы соединены с входами компараторов 25. Выходы компараторов 25 соединены с информационными входами триггеров 26, выходы которых соединены с входами элемента И 22. Входы АО 23  вл ютс  входами первого пускового органа 3, выход элемента И 22  вл етс  выходом первого пускового органа 3.

Амплитудные ограничители 7 и 23 предназначены дл  согласовани  выхода ПТУ с входами устройства и представл ют собой последовательно соединенные токоограни- , чивающий резистор и стабилитрон, подключенные к выходу ПТУ, причем обща  точка соединени  токоограничивающего резистора н. стабилитрона  вл етс  выходом АО. Интеграторы 8 и 24 выполнены на операционных усилител х, интегрирующие конденсаторы в цеп х обратных св зей которых шунтированы ключами, управл емыми импульсами с выходов ФИ.

Действие устройства основано на сравнении фаз токов утечки в питающих и питаемых присоединени х, которые совпадаю по фазе при замыкании на землю на защищаемом присоединении (внутреннем замыкании на землю) и наход тс  в противофазе

при замыкани х на землю на других присоединени х (внешних замыкани х на землю). Устройство работает следующим образом .

5При отсутствии замыканий на землю в

присоединени х протекают естественные токи утечки, обусловленные напр жением сети и емкостной составл ющей проводимости изол ции фаз сети от земли. Указан- 0 ные токи привод т к соответствующим изменени м скважности импульсов на выходе ПТУ: при положительной пол рности многозвенного тока утечки скважность им- ,/пульсов увеличиваетс , а при отрицатель5 ной уменьшаетс .

С выходов ПТУ импульсы поступают на входы соответствующих АО 7 и 23, где привод тс  к уровн м логической 1 и О. По вление уровн  логической 1 на выходах

0 АО 7 и 23 приводит к формированию на выходах ФИ 9 и 27 узких импульсов, которые воздействуют на управл ющие входы интеграторов 8 и 24 и устанавливают их в исходное (нулевое) состо ние (интегрирую5 щий конденсатор разр жаетс ). Импульсы с выходов ФИ 9 и 27 поступают также на тактовые входы триггеров 14, 15 и 26 и разрешают запись информации с выходов компараторов 10, 11 и 25.

0 При положительной пол рности тока утечки к моменту по влени  очередного импульса с выхода АО 7 и 23 на выходах интеграторов 8 и 24 устанавливаютс  сигналы отрицательной пол рности, значени  кото5 рых меньше уставок срабатывани  Uoi и Uo2 первых 10 и вторых 11 компараторов. Поэтому на выходах указанных компараторов сохран ютс  уровни логического О. В результате на пр мых выходах первых 14 и

0 вторых 15 триггеров устанавливаютс  уровни логического О, а на инверсных выходах триггеров 14-логической 1. Одновременно с этим компараторы 25 сохран ют на своих выходах уровни логического О, по5 скольку их уставка срабатывани  равна нулю , а входной сигнал имеет отрицательную пол рность. Поэтому на инверсных выходах триггеров 26 и выходе элемента И 22 (на выходе 1ПО 3) устанавливаютс  уровни ло0 гической 1.

Сигналы с уровн ми логической единицы с инверсных выходов первых триггеров 14 и выхода 1ПО 3 поступают на входы.первых элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и

5 устанавливают на их выходах-уровни логи ческой Г - тормозные сигналы Y™ 1. Сигналы суровнем логического О с пр мых выходов первых триггеров 14 и сигнал с уровнем логической 1 с выхода 1ПО 3 поступают на входы вторых элементов ИСКЛЮЧАЮЩЕ Е ИЛИ 17 и устанавливают на выходах последних сигналы с уровнем логического О - рабочие сигналы YPK - 0.

Тормозной и рабочий сигналы через первые 18 и вторые 19 интеграторы поступают на инверсный и пр мой входы соответствующих компараторов 20, где сравниваютс  один с другим. Поскольку YpK YTK, то компараторы 20 не срабатывают, и на их выходах сохран ютс  уровни логического О. Кроме того, сигналы с уровнем логического О с выходов вторых триггеров 15 поступают на первые входы элементов И 21, устанавлива  на их выходах уровни логического О. Исполнительные элементы 5 наход тс  в исходном состо нии.

При отрицательной пол рности тока утечки скважности импульсов с выходов ПТУ 1 и 2 уменьшаютс  и к моменту прихода очередного импульса с выхода АО 7 и 23 на выходах интеграторов 8 и 24 устанавливаютс  сигналы положительной пол рности, значени  которых больше уставок срабатывани  первых компараторов 10 и компараторов 25, но меньше уставок срабатывани  вторых компараторов 11. В результате на выходах первых компараторов 10 и компараторов 25 устанавливаютс  уровни логической 1, а на выходах вторых компараторов 11 сохран ютс  уровни логического О. Состо ние компараторов 10,11 и 25 заноситс  в пам ть соответствующих триггеров 14, 15 и 26. Поскольку состо ни  первых триггеров 14 и триггеров 26 одновременно измен ютс  на противоположные: на пр мыхи инверсных выходах первых триггеров 14 устанавливаютс  уровни логической Г и О соответственно, а на инверсных выходах триггеров 26 - уровни логического О, то состо ние рабочих и тормозных сигналов на выходах первых 16 и вторых 17 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ не измен етс , и компараторы 20 не срабатывают. На входы элементов И 21 поступают сигналы с уровн ми логического О. В результате исполнительные элементы 5 сохран ют исходное состо ние. Устройство защиты не срабатывает .

При замыкании на землю на любом из защищаемых питаемых присоединений ток утечки в поврежденном присоединении имеет пол рность, обратную пол рности токов утечки в других питаемых присоединени х . В результате при положительной пол рности тока, утечки в поврежденном присоединении на пр мом и инверсном выходах первого триггера 14 указанного присоединени  устанавливаютс  уровни логических 0  и Г соответственно, а на выходе 1ПО 3 - уровень логического О. Во

всех же неповреждённых питаемых присоединени х на пр мых и инверсных выходах первых триггеров 14 устанавливаютс  уровни логической 1 и О соответственно.

Таким образом, в поврежденном присоединении на выходах первого 16 и второго 17 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ устанавливаютс  сигналы YTI - О, Ypi -.1, т.е. Ypi Yri, а в неповрежденных присоединени х

сохран етс  состо ние выходных сигналов указанных элементов, т.е. YTK 1, Yp 0 или YpK YTKВ поврежденном присоединении при превышении входным сигналом компаратора 11 уставки срабатывани  на обоих входах элементами 21 устанавливаютс  уровни логической 1. Сигнал с уровнем логической 1 с выхода элемента И 21 поступает на вход соответствующего исполнительного

элемента 5 и вызывает его срабатывание.

Защита поврежденного присоединени 

воздействует на выключатель указанного

присоединени  и отключает его от сети.

Поскольку при изменении частоты сети

скважности импульсов рабочего и тормозного сигналов измен ютс  одинаковым образом , то действие устройства не зависит от изменений частоты. При изменении температуры окружающей среды измен ютс  параметры петли перемагничивани  магн ито про вода ПТУ. Однако, поскольку она симметрична , то при любой температуре скважность импульсов выходной частоты ПТУ не измен етс . Поэтому действие устройства защиты не зависит и от изменений температуры.

Положительный эффект от применени  предлагаемого устройства состоите обеспечении защиты от замыканий на землю сети,

содержащей статические преобразователи частоты, исключение ложных отключений защищаемых объектов при изменени х частоты и температуры окружающей среды.

Claims (1)

1. Формула изобретени 

   Устройство дл  дифференциально-фазной защиты от однофазных замыканий на землю в электрической сети с изолированной или заземленной через резистор нейтралью , содержащее первичные измерительные преобразователи тока утечки на питающих и питаемых присоединени х , первый пусковой орган, включающий в себ  по числу питающих присоединений

   триггеры и формирователи импульсов, входы которого соединены с выходами первичных измерительных преобразователей тока утечки питающих присоединений, логический орган сравнени  фаз токов утечки пи- тающих и питаемых присоединений,

   включающий в себ  по числу питаемых присоединений элементы И, первый информационный вход которого присоединен к выходу первого пускового органа, и исполнительные элементы, входы которых присоединены к соответствующим выходам логического органа сравнени  фаз токов , отличающеес  тем, что, с4 целью повышени  чувствительности защиты и обеспечени  независимости параметров срабатывани  от изменений промышленной частоты и температуры окружающей среды, дополнительно введены по числу питаемых присоединений вторые пусковые органы, каждый из которых содержит амплитудный ограничитель, интегратор, первый и второй компараторы, первый и второй триггеры, формирователь импульсов, первый и второй источники опорного напр же- ни , причем вход амплитудного ограничител  соединен с выходом первичного измерительного преобразовател  тока утечки питаемого присоединени , а его выход соединен с входом интегратора и формировател  импульсов, выход формировател  импульсов соединен с тактовыми входами интегратора, первого и второго триггеров, выходы первого и второго источников опорного напр жени  соединены соответственно с первыми входами первого и второго компараторов, вторые входы которых объединены и подключены к выходу интегратора, а выходы соединены с информационными входами первого и второго триггеров, выходы первого триггера  вл ютс  первым и вторым информационными выходами второго пускового органа,,выход второго триггера  вл етс  выходом блокировки второго пускового органа, а в первый пусковой орган введены элементы И и по числу питающих присоединений амплитудные ограничители, интеграторы и компараторы , входы амплитудных ограничителей  вл ютс  входами первого пускового органа, выходы амплитудных ограничителей соединены с информационными входами соответствующих интеграторов и через формирователи импульсов с тактовыми входами интеграторов и триггеров, информаци- онные входы которых соединены через компараторы с выходами интеграторов, а

   выходы - с входами элемента И, выход которого  вл етс  выходом первого пускового органа, а в логический орган сравнени  фаз введены по числу питаемых присоединений первые и вторые элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первые и вторые интеграторы и компараторы, причем первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  вторыми информационными входами логического органа сравнени  фаз, подключенными к первому и второму информационным выходам вторых пусковых органов, а объединенные вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  первым информационным входом логического органа сравнени  фаз, подключенным к выходу первого пускового органа, выходы первых и вторых элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены через соответствующие первые и вторые интеграторы с

   инверсными и пр мыми входами компараторов , выходы которых соединены с первыми входами элементов И, вторые входы которых  вл ютс  входом блокировки логического органа сравнени  фаз, соединенным с выходом блокировки второго пускового органа, а выходы- элементов И  вл ютс  выходами логического органа сравнени  фаз, причем первичные измерительные преобразователи тока утечки выполнены в виде магнитно-транзисторных модул торов, управл ющей обмоткой которых служат провода трех фаз сети.