SU1707690A1 - Регулируемый источник реактивной мощности сети переменного тока - Google Patents

Abstract

Изобретение относитс  к электротехнике , в частности к стройствам компенсации реактивной мощности электрических сетей Цель --- pav... прение ф национальных вс) з мо ж но с т ей. Предложенное техническое решение псмвпл  - ос шествл  ь пофазное регулирование коэффициента мощности сети переменного тока Дл  этого в регулируемый источник реактивной мощности включены однофазный инверторный мост с тиристора- ми и конденсатором на его выходах. прав- л еуый выпр митель с тиристорами и дв м  диодами, блок управлени  инвертором и блок правлени  выпр мител , блок-формирователь сигналов регулировани , датчик тока и датчики напр жени , устанг.ьленные в фазах А (В, С) сети переменного тока. На выходе блока-измерител  сигнала вырабатываетс  сигнал, пропорциональный фактическом} значению коэффициента мощности соответствующей фазы А (В. С) сети переменного тока. В блоке-формирователе этот сигнал сравниваетс  с сигналом, пропорциональным заданном} значению (. вырабатываемому задатчнком, и по тат их рассогласовани  на выходе блока формируетс  сигнал. регул .ий момент открыти  тирнсторов выпр мител . Одновременно в блоке управлени  инвертора формируютс  сигналы управлени  открытием инвертора В резхльтате конденсатор перезар жаетс  через питаюш ю сеть, компенсиру  индуктивную энергию сети переменного тока. 1 з. п. Ф-ды. 13 ил (С С/)

Description

Изобретение относитс  к электротехнике и может быть использовано в установках компенсации реактивной мощности электрических сетей.

Цель изобретени  - расширение функциональных возможностей.

На фиг. 1 приведена принципиальна  блок-схема предлагаемого технического решени ; на фиг. 2 - структурные с.хе.мы блока управлени  выпр мител , блока управлени  инвертора, а также блока-формировател  сигналов регулировани  и датчиков тока и напр жени  по одной фазе регулировани  реактивной мощности (фазе А) сети переменного тока; на фиг. 3 - принципиальные схемы отдельных блоков примера конкретного выполнени  устройства, а именно преобразовател  напр жени  блока управлени  выпр мителем, функционального отметчика и распределител -формировател  имгпльсов в блоке управлени  инвертором; на фиг. 4 - принципиальна  схема логического блока, включенного в блок управлени  выпр мителем дл  примера конкретного выполнени  устройства; на фиг. 5 - принципиальна  схема преобразовательного блока код-длительность импульса, вход щего в блок-формирователь сигналов регулировани  дл  примера конкретного выполнени  устройства; на фиг. б - диаграмма импуль 1

О Ю

i ов в схеме преобразовател  напр жени  в блоке управлени  выпр мителем (дл  примера конкретного выполнени ); на фиг. 7 - диаграмма импульсов в схеме функционального отметчика в блоке управлени  инвертором (дл  примера конкретного выполнени ); на фиг. 8 - диаграмма импульсов в схеме распределител -формировател  имп льсов в блоке управлени  инвертором (дл  примера конкретного выполнени ); на фиг, 9 - диаграмма импульсов в схеме логического блока в блоке управлени  выпр мителем (дл  примера конкретного выполнени ); на фиг. 10 - диаграмма импульсов в схеме преобразовател  код- длительность импульса в блоке- формирователе сигналов регулировани  по одной фазе (дл  примера конкретного выполнени  ; на фиг. II - диаграмма импульсов управлени , формируемых в блоках управлени  устройства дл  осуществлени  процессов перезар да компенсирующего конденсатора (дл  примера конкретного выполнени ); на фиг. 12 - приципиальна  схема участка железной дороги с-линейным асинхронным приводом,  вл ющегос  потребителем неактивной мощности сети переменного юк;:. на фи:. 1-5 - принципиальна  схема иI ребителен сети переменного тока с уст- р| iiu : hv. ми нерегулируемой и регулируемой компенсации реактивной мощности.

Регулируемый источник реактивной мощ- HIK ы (.ети переменного тока содержит |ФИ I i одно; ;м ый инвер1орнын мост 1

Н1. ; poHo.lHHK -hiu.X элементов - .. К .i.iM i. 7 кот ,ро;о подключен К , ш.к-нса i .) . I M IK ч чправленкн инвер: прим i i LN И i ., ; ре оа зньй выпр мительный мост 11 с ;:о- . Р. проводниковыми элементами 1 v входными и1жнмимн 17-19 подключенный сети переменного тока (фазы А, В. (.. а выходами (.пины 20 и 21) подключенный к силовым входам 2(.i и 21 однофазного инвег.тора 1, ; юшие входы 22 - 25 которою под- к ю-к i::.: к одним выходам 2ti. 27 LN И 9.

.1 :( мнительно в рег ист ччж:. реал i Инной мощнее и введены блок J i- рав к-ни  выпр мителем (БУВ. блок-формирователь 29 сигналов регулировани  (БФСР). датчик 30 (31, 32) фазного тока и датчик 33 (34, 35) фазного напр жени , установленные каждый в каждой фазе А (В, С) питающей сети.

Трехфазный выпр митель 10 выполнен управл емым и подключен управл ющими вводами Зо 4 1 к одним выходам 36-41 блока 28 управлени  выпр мителем 10 К выходам 20, 21 посто нного TOK;I последнего согласно-параллельно с основными элемента :и II. 14 (13. 16 и 15. 12) включены два последовательно соединенных диода 42. 43. обща  точка 44 которых подключена к нулевому проводу питающей сети

Между плюсовыми тинами 20 и 45 вы- .р мител  10 и инвертора 1 включен дроссель 46, шунтированный диодом 47. включенным встречно-последовательно с тиристо- рами 2 - 5 инвертора 1. Управл ющие электроды 22. 25 и 23, 24 перекрестно включенных тнристоров 2. 5 и 4, 3 объединены между собой. Выходы 48, 49 (50, 51 и 52, 53) каждого из датчиков 30 (31, 32) тока и датчиков 33 (34, 35) напр жени  подключены к блоку- формирователю 29 сигналов регулировани .

0

А выходы 54 - 56 последнего подключены

к одним входам 54-56 блока 28 управлени  выпр мителем 10. Другие входы 57-60 блока БУВ 28 подключены к четыргхпроводной питающей сети (О, А, В, С). Другие выходы 61-63 БУВ 28 подключены к БУИ 9, другой выход 64 которого подключен к блоку- формирователю сигналов регулировани  29 БУИ 9 (фиг. 2) включает в себ  формирователь 65 импульсов, распределитель- формирователь 66 импульсов и два уснли0 тел -формировател  67 и 68-импульсов, выход 26. 27 каждого из которых  вл етс  соответствующим выходом из первых двух выходов (26, 27) БУИ 9. Входы 69 и 70 каждого из усилителей-формирователей 67 н 68  вл ютс  соответствующими выходами 69. 70 распределител -формировател  66, вход 64 которого подключен к выходу 64 формировател  65 импчльсов и  вл етс  другим выходом 64 БУИ 9. А входы функционального отметчика 65  вл ютс  входами 61 -63

0 БУИ 9.

Блок 2 ч правлени  выпр мителем 10 содержит |фнг 2) трехфазный делитель 71 напрйлчсни . собранный по схеме «звезда t. нчлеьой точкой, преобразовзтель 72 напр жени , три компаратора 73 -75. логиче5 ский блок И 76 и шесть усилителей-формирователей 77 -82-сигнала, выход 37, 36. 39. 38, 41, 40 каждого из которых  вл етс , одним н.  шести первых выходов блока 28 управлени  выг;  мите.тем 10. А вход 83 (84 -

0 8М каждого из них 77 (78 - 82) подключен к логическому элементу И 76. кажда  пара 89. 9 91. 2 и 93, 94) первых шести входов v 9--94 которого подключена к паре i одноименной выходов соответствующего компаратора 73 (74. 75). Один из выходов 89, 90

5 (91. 92 и 93. 94) в каждом компараторе 73 (74. 75)  вл етс  инверсным, а именно выход 9 (91, 93). Три дрчгнх входа 54-56 логического элемента И 76  вл ютс  одними (54-56) входами блока 28 управлени  выпр мителем 10. Вход 61-63 каждого компаратора 73- 75 подключен к соответствующем} выходу (одноименному) преобразовател  72 напр жени . Все указанные выходы 61-63 преобразовател  72 напр жени   вл ютс  другими выходами 61-63

5 блока 28 управлени  выпр мителем 10. А входы 95 - 97 преобразовател  72 напр жени  подключены к выходам (одноименным) делител  71 напр жени , входы 57 - 60 которого  вл ютс  другими входами (одноименными ) блока 2й управлени  выпр мителем 10.

БФСР 29 содержит задатчик 98 входного сигнала (ЗВС), высокочастотный генератор 99 (ВЧП, три фазных блока-измерител  100-102 входного сигнала (БИС) и три блока 103-105 цифрового преобразовани  сигналов (ВЦП) Выход 54 - 56 каждого из блоков БЦП 103- 105  вл етс  соответствующим фазным выходом 54-56 блока БФСР 29. Один вход 106 (107, 108) каждого из блоков БЦП 103 (104, 105) подключен к одноименному выходу своего фазного блока-измерител  100 (101, 102) сигналов. Другой вход 109 (110, 1-11) каждого из них подключен к задатчику 98 входного сигнала (точка 112). Третий вход 113 (114, 115) каждого из них подключен к высокочастотному генератор; 99 (точка 116). Четвертые входы 117(118, 19) каждого из БЦП 103 (104. 105) объединены между собой и  вл ютс  входом 64 БФСР 29. подключенным к третьему выходу 64 блока 9 управлени  инвертором 1. Входные зажимы каждого из блоков- измерителей 100-102 входного сигнала  вл ютс  входами 48-53 блока-формировател  сигналов регулировани .

Блок-нчмеритель 100 (101, 102) входного сигнала (фиг 2l включает в себ  датчик 120 активной мощности (ДАМ), датчик 121 полной мощности (ДПМ) и делитель 122 сигнала . Две лары входов 48 и 49 каждого из датчиков 120. 121 подключены соответственно к фазному (вторичные обмотки 122. 123) датчику 3(1 фазного тока и к фазному (вторичные обмотки 124. 125. первична  обмотка 126) датчнг.у 33 фазного напр жени . Первична  обмотка 126 последнего подключен:; к фазе А (точка 1271 и к нулевому проводу (точка 128) питающей сети Выход 129 датчика 120 ьчтмвн,, v. iiiiH KTH и выход 130 датчика 121 полной мощности подключены к делителю 22 сигнала, выход 106 которого подключен к блоку-103 цифрового преобра- зоватет  i БЦП i

БЦП 103 1-Ьнг. 2) содержит ачалого- цифровой ггч-чг г.-мователь 131 (АЦП), сумматор 132 сигналов и преобразователь 133 «код-длительность сигнала. Вход 134 аналого-цифрового преобразовател  131  вл етс  входом 106 БЦП 103. Инверсный выход 134 АЦП 131 подключен к первому входу 134 сумматора 132, второй вход 109 которого подключен к выходу 112 задатчи- ка 98 входного сигнала. Пр мой выход 135 АЦП 131 и инверсный вы.ход 136 сумматора 132 подключены к преобразователю 133 код -длительность сигнала. Третий вход 113 последнего подключен к выходу 116 высокочастотного генератора 99 сигналов. Четвертый вход 117 преобразовател  133 подключен к выходу 64 БУИ 9. Выход блока 133  вл етс  выходом 54 блока БЦП 103 и одним из выходов 54 - 56 блока БФСР 29.

Описанные внешние и внутренние сн -т блоков 10(i. 103 (по фазе А) в БФСР 29 полностью повтор ютс  дл  аналогичных блоков 101. 104 и 102. 105 (фиг 1) дл  фа. В

и С в этом же блоке БФСР 29.

Преобразователь напр жении 72 (ПН) содержит (фиг. 3) три датчика 137-.139 напр жени , три инвертора 140- 14-2 сигнала и три сумматора 143-145.

Вход каждого из датчиков 137-139  вл етс  соответствующим входом 95-97 преобразовател  ПН 72, а выход 146-148 каждого из них подключен к одноименному входу 146-148 инвертора 140, 141, 142 сигнала и к первому входу 149-151 соответствующего сумматора 143-I45 сигналов. Инверсный выход 152-154 каждого из элементов 140-142 подключен к второму входу одноименного сумматора 144 (145. 143). принадлежащего схемно последующей фазе.

0 Выход 61 (62, 63) каждого из сумматоров I43 (144. I45)  вл етс  соответсть юшнм одноименным выходом преобразовател  72 напр жений.

Формирователь 65 импульсов ФО|

5 (фиг. 3) включает в себ  три нуль-органа I55-157 и логический элемент ИЛИ I58 Вход 61 - 63 каждого из нуль-органов 155 - 157  вл етс  соответствующих одноименным входом (формировател  65 импульсов. А выход 159 - 161 каждого из нудь-органов

0 155-157 подключен к логическому элементу 158. выход 64 которого  вл етс  третьим одноименным выходом блока БУИ 9. и кроме того, подключен к РФИ 66 в блоке БУИ 9 РФИ 66 (фиг. 3) включает в себ  триггер 162. одновибратор 163 и два логических

5 элемента 211 164. 165. Вход 64 триггера 162  вл етс  одноименным входом РФИ 66 Вход 64 тритера 162 объединен с входом 166 одновнбратора 163. Пр мой рыход 167 и инверсный зы.ход 168 подключены каждый к

0 первому входу (одноименному) своего логического элемента 164 и 165. Второй вход 169 логического элемента 164 объединен с вторым входом 170 логического элемента 165 и подключен к выходу 171 однозибратира 163. Выход каждого логического элемента 164. 165  вл етс  выходом 69 и 70 РФИ 66.

Логический блок И 76 в блоке БУВ 28 (фиг. 4) включает в себ  по каждой фазе А. В, С два логических элемента 311- НЕ 172. 1 73 11 74, 1 75 и 176. 177) и два инвертора 1 78. 179 (180. 181 и 182, 1S3) сигнала на каждую фазу А, В. С регулировани . Пр мой выход 90 (92. 94) компаратора 73 (74, 75) подключен к первому одноименному входу первого фазного логического элемента 172 (174, 176). Второй вход 54 (55, 56) первого

5 фазного логического элемента 172 (174, 176)  вл етс  соответствующим одноименным входом блока БУВ 28 (фиг. 2). Инверсный выход 89 (91. 93) компаратора 73 (74. 75) (фиг. 4)  вл етс  одноименным первым в.хо5

0

лом 89 (91, 93) второго фазного логического элемента 173 (175, 177). Второй вход второго фазного логического элемента 173 (175, 177) объединен с вторым входом 54 (55. 56) пер- вого фазного логического элемента 172 (174, 176).

Третий вход каждого первого фазного логического элемента 172 (174, 176) (фазы А, В, С) подключен к инверсному выходу 91 (93, 891 (фазы В, С, А) последующего (по фазе) компаратора 74 (75. 731 Третий вход каждого второго фазного логического элемента 173 (175, 177) подключен к пр мому 92 (94. 90) (фазы В. С, А) следующего по фазе компаратора 74 (75, 73). Выход 184. 185 (186, 187 и 188, 189) каждой пары логических элементов 172, 173 (174, 175 и 176, 177) подключен к своему инвертору 178, 179 (180, 181 и 182, 183) сигнала. Выходы каждого из первых фазных инверторов 178. 180. 182 сигнала  вл ютс  соответственно выходами 84. 86. 88 логического блока 76, а выходы каждого второго фазного инвертора 179. 181. 183 сигнала  вл ютс  BbixH.iavH 83. ts5. 87 логического блока 76. Каждый из выходов 815 - 8 подключен к своему УФИ 77-82 в БУВ 28 (фи. 2i.

Преобразпнаге.ть цифровой код -длительность импульса (2«/т) 13 содержит (фи; 5| два счетчика 190, 191 си-налов, со- скжл кпцих восьмиразр дный двоичный ..чстчнк. два триггера 192 и 193 и два сумматора 194 и 195. образующих восьмиразр дный двоичный сумматор внутренними н н ми 196-203 триггеров 192. 193 ; ..ум- маторов 194. 196 Внешние св зи. преобр-а ,;- иаи-лн 133 соответствуют аналог нчным св - «v. 1нображенным на фиг 2 В блоках 104 и I |Г( цифрового преобразовани  сигналов (пч i; a3uv В и С сети переменного тока) преобразователи цифровой код длительность HS .r.ib.,a выполнены идентично пре uiBj e.TH. 133 (дл  фазы AI

Рассмотрим работу предла л-мого уст- рин/тна по компенсации реактивной мощное и на примере одной . например А. сети переменного тока

При наличии напр жени  в Фазах сети переменного тока в БУИ 9 и БУВ 2ь, а также в блоке-формирователе сигналов регулирование ЬФСР 29 (фиг. 1 и 2) происходит подготовка соответствующих элементов дл  формировани  управл ющих импульсов инвертором 1 и выпр мителем 10.

С вторичных обмоток 122 и 123 датчика 30 тока (фиг. 2) на первые входы 48 датчика 12о активной мощности и датчика 121 полной мощности поступают напр жени , пропорциональные фазному току фазы А сети, переменного тока. С вторичных обмоток 124 и 125 датчика 33 напр жени  на вторые пары входов 49 датчика 120 активной мощности и датчика 121 полной мощности поступают напр жени , пропорциональные

фазному напр жению фазы А. В результате на выходе 129 датчика 120 и на выходе 130 датчика 121 формируютс  сигналы напр жений , пропорциональные соответственно акгивной и полной мощност м в текущий момент времени. Эти сигналы, пройд  через делитель 122 сигналов, преобразуютс  в нем таким образом, что на его выходе 134 по вл етс  сигнал, пропорциональный текущему

значению коэффициента мощности фазы А, а именно

аЛ

,

5

где Ри4

активна  мощность фазы А:

Р,4 - полна  мощность фазы А: cosi+4,, -фактический коэффициент мощности фазы А.

В аналого-иифровом преобразователе 131 блока Б ЦП 103 (фиг. 2) происходит пре- 0 образование аналогового сигнала 137 в цифровой код, после чего этот сигнал, будучи проинвертнровэнным. поступает на вход 134 сумматора 132.

Допустим, что на выходе 112 задатчи- 5 ка 98 входного сигнала имеет место сигнал, пропорциональный заданному значению ко-, эффициента мощности, а именно

L |. cosq,Ui, 0,9.

Если в рассматриваемый момент времени (.,,д отличаетс  от L 109,112,, например

01,,4 С05(,,С05((,и„ 0, W; i: .

то в сумматоре 101 происходит алгебраическое сложение сигналов L ;и и (.-.м. а именно

(. ,. - L , Л : -COSI|.v.4,. u ,

- otci (;,.,., .,. i

5 С инверсного выхода 136 сумматора 132 на одноименный вход преобразовател  133 цифровой код -длительность импульса поступает сигнал i i4 и L;;r,u, обратный сигналу т,. Кроме указанного сигнала по входу 136 в преобразователь 133 поступают другие

0 сигналы, а именно; по входу 113 от высокочастотного генератора 99. по в.ходч 1 17 -- от БУИ 9, по входу 135 - от АЦП 131 блока БШ1 103 (фиг. 2).

Схема преобразовател  133 (фиг. 2 и 5)

5 работает следующим образом. На входы 136 триггеров 192 и 193 поступают логические сигналы, выражающие число « -т (Л в двоичной системе счислени  При поступлении стробирующего импульса (фиг. 10, момент л-,) по входу 135 от АЦП 13 (фиг. 2)

0 это число запоминаетс  в триггерах 192 и 193 (фиг. 5), а на их инверсных выходах 196-203 по вл ютс  логические сигналы, представл ющие собой инверсию входных, т. е. соответствующие числу T Acosq: в двоичной системе. Эти сигналы поступают далее на одноименные входы 196 - 203 двоичного восьмиразр дного сумматора 194. 195 (фиг. 5), где происходит сложение числа т и числа, записанного на этот момент в счетчике 190-191.

Допустим, в исходном состо нии записанное в счетчике 190-191 число равно нулю . Тогда на выходе переноса Р4 - выходе 54 сумматора 195 (фиг. 5) устанавливаетс  напр жение, пропорциональное логическому нулю.

С каждым новым импульсом, поступающим по входу 116 от ВЧГ 99 (фиг. 2), записанное в счетчике 190, 191 (фиг. 5) число будет увеличиватьс  на единицу. В момент, когда оно станет равным «-т, сумма код счетчика +т изменит знак, что приведет к по влению на выходе 54 сумматора 195 (момент /г. фиг. 10) напр жени  логической единицы. Этот уровень будет удерживатьс  до прихода 256-го импульса высокочастотного генератора 99 (т. е.,до ),

который вновь установит счетчик в нулевое состо ние, и процесс повторитс  сначала. Т .ч ким образом, длительность паузы Г Г- - т (фиг. 10) на выходе 54 сумматора 195 будет равна произведению периода высокочастотного генератора ВЧГ 99 7%, ----

256-6/, на « - т.

С. выхода 5-4 преобразовател  133 (фиг 2) сигнал L 4, пропорциональный величине «т, поступает на одноименный вход логического элемента И 76, где по переднем} фронт) этого сигнала (при одновременном наличии соответствующих сигналов на входах К9--94) формируютс  сигналы (, „3 или L м. посылаемые в УФИ 77. 78 дл  открыти  тиристорпв 14 или II фазы А выпр мител  Ю

II in изменении значени  реактивной м,. напрнмеп ь фазе А сети перемен- Hi и о Т Жа, из ;ен 1 4Hci4in измен етс  ц попал ьна  г с. :}-, и; скоте: значений :nx.j сигнала т I момгнт снриванным, а передний фронт, т. е. момент tj. оказываетс  плавающим в интер- ва/ie времени / -;. Иными словами, измен етс  задержка i пауза «--т фирмирови- ни  сигнала 6 1. А именно, при уменьшении cosqj«,UK. по 1:равнению с предыдущим его значением увеличиваетс  длительность си: нала L4.. т. е. его передний фронт сдвигаетс  влево. Это значит, что уменьшаетс  пауза «--т и соответствующие ти- рни оры фазы А выпр мител  10 (фиг. 2) открываютс  раньше на интервале t - ti (фиг. 10| по сравнению с предыдущим значением ,„-. т. е. .момент Ь сдвигаетс  влево. При увеличении сом,,,, величина «т уменьшаетс , «--т увеличиваетс  и момент 12 сдвигаетс  вправо на интервале t - /т Как видно из фиг. 10, интервал регулировани  cos( в фазе сети переменного тока ограничен в данном устройстве длительностью 60 эл. град., определ емой частотой следовани  коротких импульсов 64. т. е. частотой 6/Y

;с  c-s j.. этой фазы, а величина «TV, пропор ,; поданного и фактнче- При этом задний фронт фиг Id) остаетс  ф-нкС выхода 54 преобразовател  133 блока ВЦП 103 на одноименный вход 54 логического блока И блока БУВ 28 поступает сигнал , длительность которого, пропорциональна величине рассогласовани  заданного и фактического значений коэффициента мощности .

Одновременно с формированием выходных импульсов в блоке БФСР 29 происходит

подготовка к работе элементной базы блоков БУВ 28 и БУИ 9 (фиг. 2), а именно: с делител  71 напр жени  снимаютс  фазные напр жени , которые по каналам 95-97 поступают в датчики 137-139 напр жений

преобразовател  П Н 72 напр жений (фиг. 3), В датчиках 137-139 одновременно с регистрацией в необходимом масштабе сигналов фазных напр жений осуществл етс  гальваническа  разв зка цепей управлени  и силовой части схемы. В П Н 72 с целью до0 стнжени  поставленной задачи : .:..одит такое суммирование этих сигналов фазных синусоидальных напр жений, чти в итоге на выходах 61 (62. 63) формируютс  кривые фазных напр жений, сдвинутые относитель5 но-истинных фазных (сетевых) напр жений на 30 эл. град, (угол л 6). Дл  этого сигналы, пропорциональные фазным (истинным) напр жени м , снимаемые с выходов 146-148 датчиков 137-139 напр жений, поступают на одноименные входы инверторов 140--142

® сигналов соответственно и на входы 149 - 151 соответственно сумматоров 43--145. В : мматорах 143- 145 происходи: с ожеНИе СИГнаЛОВ L ;, i 1 . L , С ЬЫ 0„гЫМП

сигналами L -,--,4. L ,v.. с -,г соответст.ченни инверторов 142. 141. 141 гапр /t еннй ни фаз. В результате на выходах 61 --63 сумматоров 143-145 фог миру ю:с  напр жени , сдвинутые отгоситслэно сетевых на- грчжений на 30 ъ: град Диаграмме- напр жении в П Н 72 приведена на фиг 6.

0 С выходов 61 - 63 прсиб; a iuBcTe.iR ПН 72 сигналы фазных .. инч Идальных напр жений , сдвинутые относительно фьзнь; се- теных напр жений на Ли э. град.. .ают на одноименные вхсды 6 -63 (1чфмнр за- тел  65 импульсов (ФИ) в ЬУИ 9 и в компараторы 73 - 75. в БУВ 28.

В ФИ 65 (фиг. 3) каждый из указанных фазных синусоидальных сигналов Ub. i , LV) попадают, соответственно. Б нуль-органы 155 - 157. на выходах 159 -161 которых фоо0 мируютс  узкие импульсы при переходе этих синусоид через нуль (фиг 7). Далее эти узкие импульсы с/15 . c,if, . L к, поступают на входы логического элемента ИЛИ 158, на выходе 64 которого формируютс  импульсы с частотой следовани , в 6 раз большей час5 тоты /|, питающей силовую сеть, т. е. /в« 6/| (фиг. 7).

С выхода 64 ФИ 65 короткие импульсы поступают на входы 117 - 119 блоков ВЦП 103-105 в БФСР 29 и на вход 64 распреде5

11

литед -формировател  66 импульсов (РФИ) в БУИ 9 (фиг. 2).

В РФИ 66 (фиг. 3) эти импульсы 6 м поступают на вход О-триггера 162 и на вход 166 одновнбратора 163. Частота импульсов, формируемых как на пр мом 167. так и на инверсном 168 выходах триггера 162. в два раза ниже частоты, поступающей на его С- вход 64. При этом длительность импульса на обоих выходах 167 и 168 равна максимальной зоне регулировани  реактивной мощности.

На выходе 171 одновибратора 163 при поступлении на его вход 166 коротких импульсов формируютс  импульсы, по длительности более короткие, чем с выходов D-триг- гера 162. Их длительность обусловлена оптимальностью работы инвертора 1 (фиг. 1, 2) и представл ет собой зону возможного включени  любого из тиристоров 11 - 16 управ

л емого выпр мител  10.

(. помощью элементов 2И 164. 165 в РФИ 66 (фиг. 3i производитс  распределение импульсов управлени  открытием тиристоров 2-5 инвертора 1 (фиг. , 2). При этом с выхода 69 РФИ 06 |фиг. 3) импульсы поступают в усилитель-формирователь 67 ИМПУЛЬСОВ (УФИ). а с выхода 70 соответственно - в УФИ 68 (фиг. 8).

В УФИ 67 и 6 происходит согласование импульсов L ... и { -п с требовани ми, предъ вл емыми тирнстора.ми 4, 3 и 2. 5 по управлению , с одновременной гальванической ра ч-,  экой низковольтных пеней чпгмвлени  от силовой, цасти схемы. Поп этом с выхода 2ti ХФИ 67 имгульсы управлени  пост па ни ма - равл юпые электроды 2 Л. 24 тирнсто- рои 3 и 4 инвертора 1 (фиг 2). а с выхода 27 УФИ 68 -- на управл ющие электроды 22. 25 тиристорон 2. 5.

. - усоцдальные фазньк- сигналы L ,, . Ј.,. L ,. сдвинутые относительно фазных сетевых напр жений на 3 эл. град., поступают nj входы 6 -63 ФИ 65 в ЬУИ 9. а также на одноименные входы компара- торов 73-75 в БУВ 28 (фиг 2)

В компараторах 73 - 75 происходит преобразование разнопол рных синусоидальных фазных напр жений в однопол рные сигналы пр моугольной формы гой же длительности , что и синусоидальные. При этом с выходов 9:. 92, 94 указанных компараторов снимаютс  пр мые, а с инверсных их выходов 9. 91. 93 -- инверсные пр моугольные импульсы км фиг. 9 на примере фазы А). Далее эти сигналы поступают на одноименные входы 91. 92. 94 логического блока И 76.

Кроме того, на входы 54 -56 логического блока 76 поступают сигналы из блоков ВЦП 103- 105 (фиг 2).

Элементы ЗН-НЕ 172-177 логического блока 76 (фиг. 4) обеспечивают распределение импульсов от ВЦП 103-105. соответствующих фазам А. В, С сети переменного

12

тока, в соответствии с заданным алгоритмом работы управл емого выпр мител  10 (фиг. 2). синхронизированного с сетью переменного тока. Элементы НЕ 178-183

(фиг. 4) в логическом блоке 76 обеспечивают инверсию сигналов с элементов ЗИ-НЕ 172 - 177 соответственно. В результате преобразований сигналов в элементах блока 76 на его выходах 83-88 сигналы по вл ютс  лишь

в тот момент, когда необходимо производить регулирование реактивной мощности как отдельно по фазам А. В. С сети переменного тока, так и совместно по этим же фазам. Каждый из выходов 83-88 логического элемента 76 подключен к своему усилителюформирователю 77-82 сигналов соответственно . При этом с выхода 36 УФИ 78 (фиг 2) на тиристор 11 фазы А выпр мител  Ю поступают импульсы, открывающие тиристор 11 в положительный полупериод регули0 ровани  фазы А сети переменного тока, а с выхода 37 УФИ 77 на тирнстор 14 фазы А выпр мител  10 поступают импульсы, открывающие тиристор 14 в отрицательный полупериод регулировани  фазы А сети переменного тока Диаграмма импульсов напр жени  в элементах логического блока 76 на примере регулировани  фазы А сети переменного ток;: приведена на фиг 9. Усилител ми 77- 82 (фил. 2) нар ду с согласованием параметров управл ющих имшльсов

0 I :.,-( i с требовани ми, предъ вл емыми т ;ipncTopt) vi1 I -- 16 по чправлению. осуществл етс  гальваническа  разв зка цепей иловой части оемы выпр 5

0

5

умравлепи и и ми т ел   10.

Доихсти -/. -.то к момент

(фиг.

на выходе 1 .Н делител  122 сигнала (фиг 2) в блоке 29 фазы А зафиксирован сигнал L : ч сох,.. ... „. .) . 0,9 (допустим, что по фазам В и С в этот момент никаких сигналов в БИС 101 и 102 (фиг i i не поступает В АШ1 131 (фиг 2i этот сигнал преобразитс  в i,игровой кол и инвертируетс , в реильтате чего но инверсном выходе 13ъ сумматора 132 по вл етс  v. иг нал (/,,.

- ) i .,..,. -i-COSi).,,, . ,« -Т.

5 В преобразователе 133 цифровой код-длительность импульса сигнал L „ после соответствующих преобразований оказываетс  синхронизированным по каналу 64 (117) (фиг. 2) с моментом переходи через нуль кривой 61 В результате с выхода 54 преоб0 ра.зовател  133 (фиг. 2| на односменные вход логического блока 76 в рассматриваемый момент поступает сигнал, длительность которого т при фиксированном заднем фронте определ етс  разностью между заданным и фактическим cns данной фазы.

К этому моменту времени /; на выходах 89-94 компараторов 73-75 (фиг. 2) в блоке БУВ 28 сформировались пр моугольные однопол рные сигналы I.... - L . .i (фиг. 11). длительность которых соответствует дли13

тельности фазных синусоидальных напр жений .

Попада  в логический блок 76, указанные сигналы соответствующим образом преобразуютс , в результате чего на выходе .83 логики 76 по вл етс  импульс . поступающий в УФИ 77. А с выхода 37 УФИ 77 в .момент /1 сигнал управлени  поступает на управл ющий электрод 37 тиристора 14 фазы А выпр мител  10 (фиг; 2). Кроме того к моменту /1 на выходе 26 УФИ 67 в блоке БУИ 9 (фиг. 2) формируетс  сигнал управлени  Ј/26, поступающий одновременно на управл ющие электроды 23, 24 тиристоров 3 и 4 инвертора 1.

Допустим, что к моменту t конденсатор 8 инвертора 1 не был зар жен (фиг. 2 и II). Поэтому при подаче управл ющих импульсов на тиристоры 3, 4 инвертора 1 и тирис- тор 14 выпр мител  10 указанные тиристоры открываютс  и конденсатор 8 начинает зар жатьс  (в момент /, фиг. II) по цепи (фиг. 2): нулевой провод сети переменного тока - точка 44 - диод 42 - шина 20 - дроссель 46 - точка 45 - тиристор 4 - точка 7 - конденсатор 8 - точка 6 - тиристор 3 - точка 21 - шина 21 - тиристор 14 - точка 17 - фаза А сети переменного тока. В момент h зар д конденсатора 8 прекращаетс  и на нем устанавливаетс  напр жение пол рностью « + , указанной на фиг. 2 без скобок. В процессе зар да конденсатора 8 происходит емкостный обмен энергией с сетью переменного тока, т. е. происходит компенсаци  реактивной индуктивной мощности сети переменного тока.

Дроссель 46 при этом служит дл  ограничени  перенапр жений в цепи в пераый момент перезар да конденсатора 8, а диод 47 - дл  разр да энергии. самоинд кани дроссел  46.

Допустим теперь, что в датчике 122 на выходе 134 зафиксирован сигнал с. .,j (jv фа,; . пропорциональный второму значению , меньшем} по сравнению с за данным значением, но большему, чем предыдущее его значение, т. е.

(fA фа.,,„.

В БУВ 29 и БУИ 9 происход т процессы, аналогичные описанным, но по каналу 84 блока БУВ 28 (фиг. 2 и 11 ), УФИ 78 (управл ющий импульс t/зв) - управл ющий электрод 36 тиристора И выпр мител  10, а в блоке БУИ 9 - по каналу 70, УФИ 68 (управл ющий сигнал Uyg) - управл ющие электроды 22 и 25 тиристоров 2 и 5 инвертора 1.

Конденсатор 8 перезар жаетс  от величины напр жени  Uc до величины -U c, т. е. до противоположной первоначальной пол рности (« + . « -, фиг. 2). Величина всплеска тока перезар да ic конденсатора 8 (фиг. 11) определ етс  алгебраической разностью напр жений Uc на конденсаторе и

0

Б

0

5

0

0

5

мгновенным значением напр жени  L.,, в момент /j. т. е. L ,--; - L„ . .--f-t t,..,. и параметрами цепи перезар да Посто нна  времени цепи перезар да при этих услови х определ етс  параметрами г, С и L цепи перезар да .

Допустим, что к моменту s зафиксирован сигнал 6134 со5«рлф„тз , причем ,., ,к,(р,,д. Процессы, происход щие в схеме, аналогичны предыдущим, но задействованы тиристоры 14, 3 и 4 выпр мител  10 и инвертора 1 (фиг. 2). При этом величина (Uc+U6i),t будет несколько меньше , чем (Uc+Ub)tt, а параметры г. L и С цепи перезар да сохран ютс . Перезар д конденсатора 8 закончитс  в момент /6, когда напр жение на .конденсаторе 8 станет равным мгновенному значению напр жени  сети переменного т-ока.

Допустим, что к моменту /- в БФСР 29 (фиг. 2) зафиксирован сигнал 6 ;.,4 со5(|лфй,т4, причем ,1;.,,: со.(. с.4 cosqlHJ.

Процессы перезар да М нденситора 8 аналогичны процессам, происходившим ь период времени l.--t |фш. 1). Однако длительность перезар да i- -,, в этим много больше, чем в период ;.- I. так как длительность сигнала L -A :-) боль:.:е длительности сигнала L -,4 (ti. Таким образом, момент открыти  тнристи;ч :: 11.2 5 выпр мител  10 и инвертора  :: cosijA 4,d,.4 раньше, чем при крытне этих тиристоров, а знач нне перезар да конденсатора ; как и раньше, в момент, когда сравн емс  с мгнивенным значением на:;г  : л-ник

Как видно из фиг. 1 I, длнтедьмч-. т ь п«. зар да конденсатора зависит от .челн-шны разности между заданным и тактическим значением «косинка ч А з.-.ачнт величина емкостной энергии ( гоопори мм оьн н напр жению , ток;, и времени гк-ре-и р д л конденсатора 8 при Г,5:со- : и / плескиваемо й -в сеть пере.меиш висит от времени перезар да к н.н-.-i .:i. .s Таким образом, предлагаемое .стронет во осуществл ет компенсацию индуктивной 5 энергии сети переменного тока такими пропорци ми , которые определ ютс  снижением фактического значени  cosq r:o сравнению с заданным его значением

Выше был рассмотрен слу-ай. кчма компенсаци  реактивной мощности осуществл етс  только по одной фазе сети переменного тока. Аналогичные процессы происход т в рассмотренной системе, когда требуетс  .компенсаци  реактивной мо.мносгн по всем фазам одновременно и в разных пропорци х .

Примером конкретного использовани  предлагаемого технического решени  дл  вновь стро щихс  объектов может быть, например, скоростна  железнодорожна  лини  с линейным асинхронным двигателем

п р и

.... А ча1 С:Ко1-Чааст паст .

: i, «ь ы 15

(фиг. 12), статор которого развернут в плоскость на полотне железной дороги. Поскольку зазор между статором н ротором может достигать в этом случае 20-30 мм, то намагничивающа  сила по сравнению с обычным двигателем значительно больше, а значит больше и потребление реактивной (индуктивной ) энергии. Это требует и большего сечени  кабельных проводов, подключенных к сети переменного тока. И, кроме того, такой потребитель значительно снижает коэффициент мощности сети беременного тока. Использу  предлагаемое техническое решение на участке железной дороги, можно значительно сократить сечение кабел  и осуществл ть при эксплуатации этой железной дороги необходи-мую регулируемую компенсацию реактивной энергии в сети переменного тока на различных участках этой дороги .

На фиг. 2 весь перегон условно разбит на различные участки движени  поездов: участок разгона 1. участки поддержани  средней установившейс  скорости движени  II и Ц и участок торможени  IV. Участки 1 и Г характеризуютс  низким значением . Дл  таких участков желательно иметь регулируемое быстродействующее устройств ) компенсации реактивной мощности.

При этом на других участках может быть нсиол ьзоваНс традиционна  компенсации пеакт ниной мощности с помощью нерегулируемой батареи конденсаторов, устанзвд;1- 1;;кмон вблизи потребител  электрический jr-...-p: i H (вблизи линейного двигател , фиг. Г)

При этом, как видно и фиг. П. нерегулируема  батаре  конденсаторов выполн ет функции не только компенсатора реактивной мощности, но н функции преобразовател  1 рехпроводной сети переменного тока в че- тырехпроводную. нулевой провод которой создаетс  искусственным путем, оказыва сь гМ Дключенным к искусственной нулевой точке нерегулируемой се.чции батареи конденсаторов

Таким образом, предлагаемое техническое решение может быть использовано, как в 4-проводных, так и в 3-проводных трехфазных сет х переменного тока

Технике -экономические преимущества предлагаемого изобретени  свод тс  к меду ю тему:

устройство компенсации  вл етс  бесконтактным , быстродействующим и иофаз- н ы м,

обеспечиваетс  как отдельное по каждой . так и одновременно по всем фазам регулирование cost; сети переменного тока:

вследствие пофазного регулировани  COMJ обеспечиваетс  высокое качество электрической энергии в системе, так как при этом создаютс  услови  дл  симметричной загрузки фаз;

16

5

уменьшаютс  массогабаритные показа- тети устройства, так как в нем используетс  батаре  конденсаторов, едина  дл  всех фаз. работающа  на повышенной частоте; увеличиваетс  срок службы оборудовани  устройства вследствие того, что оно работает только в режиме пониженного системы;

увеличиваетс  надежность системы, так как она отключаетс  при высоких значени х coscf системы;

дл . уже эксплуатируемых участков питани  можно, таким образом, разгружать кабели питающей системы от реактивных токов и загружать их активными токами, а также вводить новые мощности.

Claims (2)

1. Формула изобретени 

   1 Регулируемый источник реактивной

   0 мощности сети переменного тока, содержащий однофазный инвертор, к выходам которого подключен конденсатор, блок управлени  инвертором и трехфазный выпр мительный мост, входными зажимами подключенный к сети переменного тока, а выходами - к силовым входам однофазного инвертора, управл ющие входы которого подключены к первым выходам блока управлени  инвертора , отличающийс  тем, что, с целью расширени  функциональных возможностей, в него

   0 дополнительно введены блок управлени  выпр мителем, блок-формирователь сигналов регулировани , датчик тока и датчик напр жени , установленные в каждой фазе сети переменного тока, трехфазный выпр митель выполнен управл емым и подключен

   5 управл ющими входами к одним выходам блока управлени  выпр мителем, к выходам посто нного тока которого согласно-параллельно у основными элементами включены два последовательно соединенных диода,

   0 обща  точка которых подключена к нулевому проводу сети переменного тока, между плюсовыми шинами выпр мител  и инвертора включен дроссель, шунтированный диодом, включенным встречно последовательно с тиристорами инвертора, управл ю5 шие электроды которых дл  перекрестно включенных тнристоров объединены между собой, выходы каждого из датчиков тока н датчиков напр жени  подключены к блоку- формирователю сигналов регулировани , выходы последнего подключены к одним входам блока управлени  выпр мителем, другие входы которого подключены к четы- рехпроводной сети переменного тока, а другие выходы - к входам блока управлени  инвертором, другой выход которого подклю5 чен к блоку-формирователю сигналов регулировани , а блок управлени  инвертором включает в себ  формирователь импульсов, распределитель-формирователь импульсов и два усилител -формировател  импульсов.

   чыход каждого из которых  вл етс  соответствующим быхолом из первых двух выходов блока управлени  инвертором, вход каждого ил них  вл етс  соответствующим выходом распределител -формировател . которого подключен к выходу формировател  импульсов и  вл етс  другим выходом блока управлени  инвертором, а входы формироватат  импульсов  вл ютс  входами блока управлени  инвертором, при блок управлени  выпр мителем содержит трехфазный делитель напр жени , собранный по схеме звезда с нулевой точкой, преобразователь напр жени , три компаратора , логический блок И и шесть усилителей- формирователей сигнала, выход каждого из которых  вл етс  одним из шести первых выходов блока управлени  выпр мителем, а вход каждого из них подключен к логическому блоку И, кажда  пара из первых шести входов которого подключена к паре выходов соответствующего компаратора, один из которых в каждом компараторе  вл етс  инверсным, а три других входа логического элемента И  вл ютс  одними входами блока управлени  выпр мителем, вход каждого

   к соответств юще0

   0

   5

   му выходу преобра в;: т t л  напр жени , причем все его указанные выхода  вл ютс  другими выходами б. г-.аз. н-H-IH выпр мителем , а входы npi)6;vi .|.члс.1Я напр жени  подключены к выходам делител  напр жени , входы которого  вл ютс  другими входами блока управлени  выпр мителем
2. 2. Источник по п. 1, отличающийс  тем. что блок-формирователь сигналов регулировани  содержит задатчик входного сигнала. высокочастотный генератор, три фазных блока-измерител  входного сигнала и три блока цифрового преобразовани  сигналов, выход каждого из которых  вл етс  соответствующим фазным выходом блока-формировател  сигналов регулировани , один вход каждого из которых подключен к выходу своего фазного блока-измерител  сигналов , а друго-й вход - к задатчнку входного сигнала, третий вход - к высокочастотном) генератору, а четвертый вход, объединенный с четвертым входом других аналогичных блоков - к третьем} выходу блока управлени  инвертором, причем входные зажимы каждого блока-измерител  входного с.i: на па  вл ютс  входами блока-формировател  с и п а /1 о в регулировани 

   Фиг1

   (S0l№)99---

   (bdlUWSS--rp

   (Stttfli9W4.-p (ьт

   8

   Ј Г-- O )Ы1 (SOIUWSU (f,OItM9)M (SOiUWWU,

   ft;

   Ьчетный М

   70 /77

   фе

   г

   Cz Cj

   90

   С

   & 2

   191

   136 { /32)

   27

   2«

   25

   2

   2-3

   Z

   2;

   2

   2 п

   D2 С2

   БЗ СЗ

   J W

   т а

   V2 С2

   D3

   сз

   DH СЦ

   /92

   Ш

   735. (М/Ш

   Ј

   /J3

   75В

   1ST

   т

   199

   РГ

   t

   fiL

   /4з 5з

   А 84

   200

   201

   201

   101

   ESL

   А1

   SL AS

   Вг

   А03 5L Ач

   &L

   ;55

   5

   -

   ч

   пЛ

   QZ

   Фиг. 5

   I I I ГТПГ I I I

   I I

   ISW

   J

   (M

   S/l iK-J 9

   т :

   63

   ;s 96;s

   (; - (Kl

   stj

   P

   л

   55, 36, S О

   I I 1 I I I I I I I

   ГП-Г

   6.«

   Ш, «3

   ГП-Г

   пд Чч

   }ч

   W u

   W

   9ffjC

   069ZOZI

   Аэропорт

   s

   ш

   астиы подержани Амели 

   торножени  (i jimawBi/Bu/itfMrсалона

   ОНоровты

   UJ. /2

   Жел 5ор. име 

   Црнтр

   17рг ышЛ1 ные мреалри ти 

   Фиг 3