SU1697087A1

SU1697087A1 - Устройство дл скольз щего усреднени частотно-импульсного сигнала

Info

Publication number: SU1697087A1
Application number: SU884623820A
Authority: SU
Inventors: Василий Иванович Брихара
Original assignee: Ростовское Высшее Военное Командное Училище Ракетных Войск Им.М.И.Неделина
Priority date: 1988-12-21
Filing date: 1988-12-21
Publication date: 1991-12-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах автоматического управлени дл усреднени и преобразовани в двоичный код сигналов датчиков с частотным выходом . Цель изобретени - повышение точности . Устройство содержит блок 1 регулируемой задержки, блоки 2, 3 вычислени разности частот, блоки 4 распределени импульсов, каналы 5 задержки, генератор 6 импульсов, релейный элемент 7, интегратор 8, элемент 9 дифференцировани , ограничитель 10, регистр 11. 2 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано в системах автоматического управлени дл усреднени и преобразовани в двоичный код сигналов датчиков с частотным выходом .

Цель изобретени - повышение точности

На фиг. 1 изображена структурна схема устройства дл скольз щего усреднени частотно-импульсного сигнала; на фиг.2 - структурна схема блока регулируемой задержки .

Устройство дл скольз щего усреднени частотно-импульсного сигнала (фиг.1) содержит блок 1 регулируемой задержки, первый и второй блоки 2 и 3 вычислени разности частот, п блоков 4 распределени импульсов (п - величина максимального усредн емого значени ), п каналов 5 задержки , генератор 6 импульсов, релейный элемент 7, интегратор 8, элемент 9 дифференцировани , ограничитель 10, регистр 11.

Блок регулируемой задержки (фиг 2) содержит элемент ИЛИ 12, п элементов НЕ 13, п первых 14 и п вторых 15 элементов И, п управл емых формирователей 16 импульса, п элементов дифференцировани , п ограничителей 18 и п формирователей 19 импульса .

Устройство работает следующим образом

В исходном состо нии входной сигнал отсутствует, релейный элемент 7 находитс в отрицательном (исходном) состо нии, на выходе интегратора 8 имеетс максимальный отрицательный сигнал Uynp, блок 1 регулируемой задержки находитс в состо нии, когда происходит максимальна задержка импульсов, сигнал на выходе регистра 11 равен нулю.

Первый элемент И 14-1 подготовлен к приему импульсов, элементч И 14-2-И 14-п закрыты.

При подаче на входную шину первого импульса сигнал проходит на вход элемента

О

ю XI о

00

-ч

И 15, поскольку на второй вход этого элемента через элемент НЕ 13 подаетс логическа единица и запускает управл емый формирователь 16 импульса, который срабатывает , блокирует подачей логического нул через элемент НЕ 13 прохождение второго импульса и одновременно разрешает прохождение сигнала на первом входе элемента И 14-2 следующей цепочки блока регулируемой задержки.

Если к моменту прихода на вход блока 1 регулируемой задержки второго импульса не сн т запрет на запуск формировател 16-1, запускаетс формирователь 16-2. Таким образом, количество сработавших цепочек блока 1 задержки за врем Л Т определ етс простотой импульсной последовательности и величиной управл ющего напр жени Uynp, т.е. количество задействованных информационных выходов блока задержки зависит от количества импульсов за врем ЛТ.

На входы блока 2 поступают входна f{t) и задержанна импульсные последовательности . На выходе блока 2 получаетс импульсна последовательность, пропорциональна величине производной входного сигнала. Этот сигнал поступает на вход блока 3 вычислени разности частот, на второй вход которого поступает посто нна частота FO от генератора 6. На выходе блока 3 формируетс сигнал, когда производна входного сигнала превышает определенное значение. Сигнал с блока 3 поступает на релейный элемент 7, выход которого соединен с интегратором 8. Если величина производной превышает пороговое значение Fo, сигнал с релейного элемента уменьшает напр жение на выходе интегратора 8 Uynp, что приводит к уменьшению времени задержки .

На вход регистра 11 поступает информаци о количестве сработавших информационных входов. Сигнал по первому информационному входу, проход через элемент 9. ограничитель 10, формирует тактовый импульс, и на выходе регистра 11 получаетс выходной код.

Claims

Формула изобретени Устройство дл скольз щего усреднени частотно-импульсного сигнала, содержащее генератор импульсов и п

каналов задержки (п - количество дискретов максимального усредн емого значени ), каждый из которых содержит два элемента И, отличающеес тем, что. с целью

повышени точности, в него введены элемент ИЛИ, два блока вычислени разности частот, релейный элемент, интегратор, элемент дифференцировани , ограничитель, регистр и в каждый канал задержки - элемент НЕ, управл емый формирователь импульса , элемент дифференцировани , ограничитель и формирователь импульса, причем в каждом канале задержки выход первого элемента И соединен с первым входом второго элемента И. выход которого соединен с входом запуска управл емого формировател импульса, выход которого подключен к цепочке из последовательно соединенных элемента дифференцировани , ограничител и формировател импульса и через элемент НЕ - к второму входу второго элемента И, выход форми- роватчзл импульса j-ro канала задержки О 1, п) подключен к )-му входу элемента

ИЛИ, информационный вход устройства соединен с первыми входами первых элементов И всех каналов, с вторым входом первого элемента И первого канала и входом уменьшаемого первого блока вычислеНИЙ разности частот, выход управл емого формировател импульса 1-го канала (i T. ivT) подключен к второму входу первого элемента И l+1-ro канала, выход управл емого формировател импульса j-ro канала подключей к j-му информационному входу регистра , выход управлени формировател импульса первого канала последовательно соединенные элемент дифференцировани и ограничитель подключен к тактовому вхоДУ регистра, выход которого вл етс выходом устройства, выход элемента ИЛИ соединен с входом вычитаемого первого блока вычислени разности частот, выход которого соединен с входом уменьшаемого

второго блока вычислени разности частот, вход вычитаемого которого соединен с выходом генератора импульсов, а выход - с входом релейного элемента, выход которого соединен с входом интегратора, выход которого подключен к входам управлени длительностью импульса управл емых формирователей импульсов всех каналов задержки.