SU1690157A1

SU1690157A1 - Relay current regulator

Info

Publication number: SU1690157A1
Application number: SU884498800A
Authority: SU
Inventors: Ивар Янович Ранькис; Андрис Видвутович Янсонс; Игорь Федорович Титов
Original assignee: Рижский политехнический институт им.А.Я.Пельше
Priority date: 1988-10-27
Filing date: 1988-10-27
Publication date: 1991-11-07

Abstract

Изобретение относитс к электротехнике и может быть использовано дл регулировани тока т говых двигателей посто нного тока электротранспортных устройств. Цель + isKJ изобретени - повышение надежности и точности стабилизации. Релейный регул тор тока содержит тиристорный преобразователь 1, блок 2 задержки, задатчик 3, нуль-орган 4. Блок 2 задержки содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, два элемента 2 И 7 и 8, элемент 2 ИЛ И 9, RS-триггер 10, тактовый генератор 11, делитель частоты 12 и два счетчика 13 и 14. В устройстве контролируютс мгновенные значени тока двигател с сильной реакцией системы управлени при отклонени х текущих значений тока двигател от заданного, При этом обеспечиваютс ограничени по минимальным длительност м включенного и выключенного состо ний тиристорного импульсного регул тора, чем повышаетс надежность при обеспечении предельного быстродействи управлени . 1 ил. СО с о чэ о СП VI The invention relates to electrical engineering and can be used to regulate the current of the direct current motors of electric vehicles. The goal of the + isKJ invention is to increase the reliability and accuracy of stabilization. The relay current controller contains a thyristor converter 1, a delay unit 2, a setting unit 3, a zero-organ 4. A delay unit 2 contains an element EXCLUSIVE OR 6, two elements 2 AND 7 and 8, element 2 IL AND 9, RS flip-flop 10, clock generator 11, frequency divider 12 and two counters 13 and 14. The device controls instantaneous values of the motor current with a strong response from the control system when the current values of the motor current deviate from the set value. At the same time, the minimum durations of the on and off state are limited a fi rst pulse controller, which increases reliability while ensuring the maximum speed of control. 1 il. SO with about Che about JV VI

Description

Изобретение относитс к электротехние и может быть использовано дл регулиовани тока т говых двигателей осто нного тока электротранспортных усройств .The invention relates to electrical engineering and can be used to regulate the current of the traction motors of the base current of electric vehicles.

Цель изобретени - повышение надежости и точности стабилизации.The purpose of the invention is to increase the reliability and accuracy of stabilization.

На чертеже представлена схема регул ора тока.The drawing shows a regulating current circuit.

Регул тор содержит тиристорный пребразователь 1, блок 2 задержки, задатчик , нуль-орган 4. Датчик 5 тока выходом соеинен с первым входом нуль-органа 4, второй вход которого подключен к выходу задатчика 3. Выход нуль-органа 4 подключен ко входу 2 задержки, выход которого соединен с входом Включено тиристорно- го преобразовател 1, выход которого вл етс выходом регул тора. Блок 2 задержки содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ б, два элемента 2И 7 и 8, элемент 2ИЛИ 9, RS-триггер 10, тактовый генератор 11, делитель 12 частоты и два счетчика 13 и 14.The controller contains a thyristor transformer 1, block 2 delay, setpoint, zero-body 4. Current sensor 5 is connected to the first input of the zero-body 4, the second input of which is connected to the output of the set 3. Output of the zero-body 4 is connected to input 2 of the delay The output of which is connected to the input of the included thyristor converter 1, the output of which is the output of the controller. The delay unit 2 contains an EXCLUSIVE OR element, two elements 2I 7 and 8, element 2ILI 9, RS-trigger 10, a clock generator 11, a frequency divider 12 and two counters 13 and 14.

Первый вход блока 2 задержки соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6, инверсный и пр мой входы которого подключены к лервым входам первого и второго элементов 2И 7 и 8, выходы которых подключены к соответствующим входам элемента 2ИЛИ 9. Выход элемента 2ИЛИ 9 соединен с тактовыми входами первого и второго счетчиков 13 и 14. Выход первого счетчика 13 соединен с R-входом RS-триггера 10 и вл етс первым выходом блока 2 задержки. Выход второго счетчика 14 соединен с S-входом RS-триггера 10 и вл етс вторым входом блока 2 задержки. Пр мой выход RS-триггера 10 подключен к входу записи первого счетчика 13, а инверсный -- к входу записи второго счетчика 14. Выход тактового генератора 11 соединен с вторым входом второго элемента 2 И 8 и через делитель 12 частоты, подключен к второму входу первого элемента 2И 7. Второй выход блока 2 задержки соединен с входом Выключено тиристорного преобразовател 1.The first input of the delay unit 2 is connected to the first input of the EXCLUSIVE OR 6 element, the inverse and direct inputs of which are connected to the left inputs of the first and second elements 2and 7 and 8, the outputs of which are connected to the corresponding inputs of the element 2IL 9. The output of the element 2IL 9 is connected to the clock inputs the inputs of the first and second counters 13 and 14. The output of the first counter 13 is connected to the R input of the RS flip-flop 10 and is the first output of the delay block 2. The output of the second counter 14 is connected to the S input of the RS flip-flop 10 and is the second input of the delay unit 2. Direct output RS-flip-flop 10 is connected to the recording input of the first counter 13, and inverse - to the recording input of the second counter 14. The output of the clock generator 11 is connected to the second input of the second element 2 And 8 and through the divider 12 frequency, connected to the second input of the first element 2 and 7. The second output of block 2 of the delay is connected to the input Turn off the thyristor converter 1.

Нагрузкой регул тора может быть, например , электродвигатель 15 посто нного тока последовательного возбуждени .The regulator load may be, for example, a direct-current motor 15 of sequential excitation.

Регул тор работает следующим образом .The regulator works as follows.

Если счетчиком 14 подаетс сигнал на включение импульсного регул тора, то на пр мом выходе триггера 10 устанавливаетс единичный логический сигнал, позвоп ю- щий начать работу счетчику 13, а на инверсном выходе триггера - нулевой сигнал , запрещающий работу счетчика 14. Послевключени тиристорногоIf the counter 14 sends a signal to turn on the pulse controller, then a direct logic signal is set at the forward output of the trigger 10, which allows the counter to start operation of the counter 13, and a zero signal at the inverse output of the trigger 14. The counter turns on

преобразовател 1 начинаетс увеличение тока i. Пока ток i с датчика 5 тока меньше заданного задатчиком 3 lo, выходной сигнал нуль-органа 4 имеет высокий логическийconverter 1 begins to increase current i. While the current i from the current sensor 5 is less than the one set by the setting device 3 lo, the output signal of the zero-organ 4 has a high logic

уровень и на обоих входах логического элемента 6 имеютс равные единичные логические сигналы. Поэтому пр мой выходной сигнал элемента 6 равен нулю, а инверсный - единице. Тем самым через логическийthe level and on both inputs of the logic element 6 are equal single logic signals. Therefore, the direct output of element 6 is zero, and the inverse is one. Thereby through the logical

0 элемент 9 разрешаетс подключение к тактовому входу счетчика 13 выходной частоты Јмин fi.r/K, где К - коэффициент делени делител 12. При этом содержимое счетчика 13 убывает медленно.0 element 9 is allowed to connect to the clock input of the counter 13 of the output frequency Јmin fi.r / K, where K is the division factor of the divider 12. At the same time, the contents of the counter 13 decrease slowly.

5В момент превышени значени тока I5V moment of current I exceeding

над заданным 0 на выходе нуль-органа 4 устанавливаетс нулевой сигнал и, поскольку входные сигналы логического элемента 6 не равны, пр мой выходной сигнал логиче0 ского элемента 6 становитс единичным. -Этим разрешаетс подача через элемент 2И 7 на тактовый вход счетчика 13 максимальный тактовой частоты fr.r от генератора 11. Происходит быстрое уменьшение содержи5 мого счетчика и при нулевом содержимом выдаетс сигнал на выключение импульсного регул тора.over a given 0, a zero signal is set at the output of the null organ and, since the input signals of the logic element 6 are not equal, the direct output signal of the logic element 6 becomes single. - This allows the feed through the element 2 and 7 to the clock input of the counter 13 maximum clock frequency fr.r from the generator 11. There is a rapid decrease in the content of the counter and when the content is zero, a signal is issued to turn off the pulse regulator.

При этом переключаетс триггер 10, на пр мом выходе которого устанавливаетс In this case, the trigger 10 is switched, the forward output of which is set

0 нулевой сигнал, тормоз щий работу счетчика 13 и возобновл ющий его содержимое М. Сигнал с инверсного выхода триггера запускает счетчик 14, и начинаетс уменьшение его содержимого с заданного числа М. Пока0 a zero signal that inhibits the operation of the counter 13 and resumes its contents M. The signal from the inverse trigger output starts the counter 14, and its content starts to decrease from the specified number M. While

5 ток i больше заданного, на обоих входах элемента 6 одинаковые - нулевые сигналы и пр мой выходной сигнал элемента б равен нупю. Единичным сигналом инверсного выхода через элемент 2И 7 к тактовому входу5, the current i is greater than the specified one, on both inputs of the element 6 are the same — zero signals and the direct output signal of the element b is equal to nupyu. A single signal of the inverse output through the element 2 and 7 to the clock input

0 счетчика 14 подключаетс низка частота с выхода делител 12 и сумма счетчика уменьшаетс медленно. Когда ток i становитс меньше заданного, происходит переключение нуль-органа 4 и его выходной сигнал0, the counter 14 is connected to a low frequency from the output of the divider 12 and the sum of the counter decreases slowly. When the current i becomes less than the specified value, the zero-body 4 is switched and its output signal

5 становитс единичным. При возникающем неравенстве входных сигналов элемента 6 его пр мой выходной сигнал становитс единичным, разреша подключение через элемент 2И 7 к тактовому входу счетчика 145 becomes single. When the inequality of the input signals of the element 6 arises, its direct output signal becomes single, allowing the connection through the element 2И 7 to the clock input of the counter 14

0 высокой частоты тактового генератора 11 Происходит быстрое уменьшение содержимого счетчика 14, и в момент равенства содержимого нулю формируетс сигнал на включение регул тора, после чего начинает0 high frequency clock generator 11 A rapid decrease in the content of counter 14 occurs, and when the content is equal to zero, a signal is generated to turn on the controller, after which it starts

5 работать счетчик 13, а содержимое счетчика 14 устанавливаетс равным числу М. Процесс повтор етс .5, the counter 13 is operated, and the contents of the counter 14 is set to the number M. The process is repeated.

Таким образом в устройстве контролируютс мгновенные значени тока двигател с сильной реакцией системыIn this way, instantaneous motor currents with a strong system response are monitored in the device.

управлени при отклонени х текущих значений тока двигател от заданного.control at deviations of the current values of the motor current from the set one.

Claims

At the same time, the minimum durations of the on and off states of the thyristor switching regulator are limited, thereby increasing reliability while ensuring the maximum speed of control. Claims of the invention Relay current controller containing a thyristor converter, delay unit, setting unit, zero-body, current sensor, output connected to the first input of the zero-body, the second input of which is connected to the output of the setting unit, output of the zero-body connected to the input of the delay unit the output of which is connected to the input of the thyristor converter is turned on, the output of the thyristor converter is a controller output characterized in that. that, in order to increase the reliability and accuracy of stabilization, the delay unit contains an EXCLUSIVE OR element, two 2I elements, 2IL element, RS trigger, clock generator, frequency divider and two counters, the first input of the delay block is connected to the first input of the EXCLUSIVE OR element, inverse and my

the outputs of which are connected to the first inputs of the first and second elements 2I, the outputs of which are connected to the corresponding inputs of the element 2IL, the output connected to the clock inputs of the first and second

counters, the output of the first counter is connected to the R-input of the RS flip-flop and is the first output of the delay block, the output of the second counter is connected to the S-input of the RS flip-flop and is the second output of the block

the delay, the direct output of the RS flip-flop is connected to the input of the first counter and the second input of the EXCLUSIVE OR element, and the inverse to the record input of the second counter, the output of the clock generator is connected to the second input of the second element 2I and through the frequency divider to the second input of the first element 2I, the second output of the delay unit is connected to the input of the thyristor converter off.